多模块的制作方法
【技术领域】
[0001]本发明涉及在共同的支承部件上搭载有多个模块的多模块。
【背景技术】
[0002]计算机、服务器、网络设备等一般具有被称为“主板”的印刷电路板，在该主板上搭载有多个模块(通信模块、存储器(Memory)模块、存储(storage)模块等)。各个模块具有被称为“模块基板”、或“封装基板”的基板，在该基板上直接或者经由转接板(Interp0ser)地安装有与用途对应的半导体芯片(存储器芯片、控制存储器芯片的控制器芯片等)。即，各个模块具备的半导体芯片经由封装基板与主板连接，并且，经由主板与该主板上的其他模块、其他设备具备的模块连接。以下的说明中，将直接或者经由转接板安装了半导体芯片的基板统称为“封装基板”。
[0003]此处，各种模块所使用的半导体芯片的处理能力伴随半导体制造工艺的细线化而迅速提高。并且，伴随半导体芯片的处理能力提高，输入输出半导体芯片的信号的高速化也逐年进步，预计输入输出下一代的半导体芯片的信号的速度为25Gbit/sec，输入输出再下一代的半导体芯片的信号的速度为50Gbit/sec。
[0004]现有技术文献
[0005]专利文献
[0006]专利文献1:日本特开2007-329910号公报
[0007]输入输出半导体芯片的信号的速度增加的另一方面，高速数字信号在电布线中的损失较大。因此，搭载于主板的多个模块经由形成于该主板的电布线彼此连接的现有方式中，模块之间传输的高速数字信号产生较大的损失。例如，在信号速度为25Gbit/sec左右的情况下，一般的在主板(印刷电路板)上形成的电线上产生约0.8dB/cm的损失。另外，即使是在高速信号用的高级印刷电路板上形成的电线，也产生约0.4dB/cm的损失。因此，即使传输距离是相对较短的距离(例如30cm)，信号波形也较大地劣化，所以需要补偿信号劣化的电路。
[0008]但是，补偿信号劣化的电路耗电量较大，成为计算机、服务器、网络设备等耗电量增大的较大的重要因素。
【发明内容】
[0009]本发明的目的在于，将多个模块高密度地配置在较小的空间，并且抑制在各个模块之间传输的高速数字信号的劣化。
[0010]本发明的多模块具有引入了电源缆线以及光信号缆线的支承部件、以及搭载于上述支承部件且与上述电源缆线以及光信号缆线连接的多个第I模块。而且，各个上述第I模块具备第I封装件、收纳于该第I封装件的第I封装基板以及安装于该第I封装基板的第I半导体芯片。
[0011 ] 本发明的多模块的一方式中，设置有多个第2模块，上述多个第2模块分别重叠搭载于各个上述第I模块上。而且，各个上述第2模块具备第2封装件、收纳于该第2封装件的第2封装基板以及安装于该第2封装基板的第2半导体芯片。
[0012]本发明的多模块的其他方式中，上述第I封装件以及上述第2封装件是金属制且相互热连接。另外，上述第I封装件与收纳于该第I封装件的上述第I封装基板热连接，上述第2封装件与收纳于该第2封装件的上述第2封装基板热连接。
[0013]本发明的多模块的其他方式中，收纳于上述第I封装件的上述第I封装基板与收纳于上述第2封装件的上述第2封装基板电连接。
[0014]本发明的多模块的其他方式中，各个上述第I模块具备:搭载于上述第I封装基板的一面的电源子模块以及光子模块；安装于上述第I封装基板的另一面的作为上述第I半导体芯片的控制器芯片；以及配置于上述第I封装基板的上述另一面的第I电连接器。另夕卜，各个上述第2模块具备配置于上述第2封装基板的一面的第2电连接器以及安装于上述第2封装基板的另一面的作为上述第2半导体芯片的存储器芯片。在上述第I模块中，经由形成于上述第I封装基板的布线，分别连接上述光子模块与上述控制器芯片、以及上述第I电连接器与上述控制器芯片。另外，在上述第2模块中，经由形成于上述第2封装基板的布线，连接上述存储器芯片和上述第2电连接器。并且，经由上述第I电连接器以及上述第2电连接器，连接上述第I模块和上述第2模块。
[0015]本发明的多模块的其他方式中，在上述支承部件、第I封装件以及第2封装件分别形成了相互连通的流路。
[0016]本发明的多模块的其他方式中，具有贯穿上述支承部件、第I封装件以及第2封装件的导热部件，在上述导热部件的至少一部分设置有散热翅片。
[0017]本发明的多模块的其他方式中，设置有重叠搭载于上述第2模块上的第3模块。上述第3模块具备第3封装件、收纳于该第3封装件的第3封装基板以及安装于该第3封装基板的第3半导体芯片。
[0018]本发明的多模块的其他方式中，在上述第2模块的上述第2封装基板安装作为上述第2半导体芯片的易失性存储器芯片。另一方面，在上述第3模块的上述第3封装基板安装作为上述第3半导体芯片的非易失性存储器芯片。
[0019]本发明的多模块的其他方式中，上述支承部件具有多个搭载部，上述多个搭载部搭载上述第I模块且相互可转动地连结。
[0020]根据本发明，多个模块高密度地配置于较小的空间，并且抑制了在这些模块之间传输的高速数字信号的劣化。
【附图说明】
[0021]图1 (a)是第I实施方式的多模块的俯视图，图1 (b)是其侧视图。
[0022]图2是表示图1所示的底座以及处理器模块的构造的剖视图。
[0023]图3是图1所示的底座以及处理器模块的示意性立体图。
[0024]图4是沿图2所示的A-A线的剖视图。
[0025]图5(a)是第2实施方式的多模块的主视图，图5 (b)是其侧视图。
[0026]图6是表示图5所示的底座、处理器模块以及存储器模块的构造的剖视图。
[0027]图7是表示图5所示的底座的展开状态的俯视图。
[0028]图8是表示第3实施方式的多模块具备的底座、处理器模块以及存储器模块的构造的剖视图。
[0029]图9是表示第4实施方式的多模块具备的底座、处理器模块、存储器模块以及存储模块的构造的剖视图。
[0030]图中:1A、1B、1C、1D—多模块，10—底座，11—第I模块(处理器模块)，12—第2模块(存储器模块)，13—第3模块(存储模块)，21—电源缆线，22 —电信号缆线，23—光信号缆线，41 一第I金属封装件，50—第I封装基板，51—电源子模块，52—光子模块，53—第I半导体芯片(控制器芯片)，54—第I电连接器(插座连接器)，61—第2金属封装件，70—第2封装基板，72—第2电连接器(插头连接器)，73—第2半导体芯片(存储器芯片/易失性存储器芯片)，74—第3电连接器(插座连接器)，101—第3金属封装件，110—第3封装基板，112—第4电连接器(插头连接器)，113—第3半导体芯片(存储器芯片/非易失性存储器芯片)，114一第5电连接器(插座连接器)。
【具体实施方式】
[0031](第I实施方式)
[0032]以下，参照附图对本发明的实施方式的一个例子进行详细说明。图1所示的多模块IA具有作为支承部件的底座10、以及搭载于底座10的多个第I模块11。
[0033]底座10由被折弯的金属板(例如，厚度2mm)形成，具有八边形的剖面形状。即，底座10具有8个侧壁10a，这些侧壁1a分别搭载有第I模块11。即，本实施方式中，底座10的各个侧壁1a是搭载第I模块11的搭载部。
[0034]本实施方式中，在底座10的8个侧壁1a的每一个的外表面搭载了 I个第I模块。艮P，多模块IA具备8个第I模块11。这些第I模块11彼此在底座10的内侧经由缆线适当连接。以下的说明中，存在将搭载有第I模块11的底座10的侧壁1a的外表面称为“搭载面10b”的情况。
[0035]如图2所示，底座10中引入有多条缆线。具体而言，至少电源缆线21、电信号缆线22以及光信号缆线23被引入底座10的内侧。电源缆线21是电力供给用的缆线，电信号缆线22是低速信号用(例如lGbit/sec以下)的缆线，光信号缆线23是高速信号用(例如25Gbit/sec)的缆线。
[0036]电源缆线21以及电信号缆线22与共同的电连接器24连接并汇集。另一方面，在各个光信号缆线23的端部安装有光连接器25。各光信号缆线23是内置了多根光纤的多芯缆线，光连接器25是一并连接内置于光信号缆线23的多根光纤的MT (MechanicallyTransferable:可机械转换)连接器。
[0037]如图3所示，电连接器24配置于搭载面1b的大致中央，在该电连接器24的两侧，多个光连接器25排列成一列地配置。即，在搭载面1b存在隔着电连接器24对置的2列光连接器列。
[0038]在底座10的侧壁10a(图2)形成有用于设置电连接器24以及光连接器25的多个开口部，电连接器24以及光连接器25嵌入规定的开口而固定于侧壁10a。不过，电连接器24以及光连接器25能够根据需要从侧壁1a即底座10拆除。
[0039]如图2所示，在底座10的内侧形成有用于向第I模块11供给冷却水的流路30a、以及用于回收通过了第I模块11的冷却水的流路30b。以下的说明中，将流路30a称为“输送流路30a”，将流路30b称为“返回流路30b”。另外，将输送流路30a和返回流路30b统称为“流路30”。虽然省略了图示，但输送流路30a和返回流路30b连通而形成一系列的流路，在该流路上设置有用于存积冷却水的罐和用于使冷却水循环的泵。不过，也可以将输送流路30a和返回流路30b引出至底座10的外部，与设置于底座10外部的罐、泵连接。另外，本实施方式中的输送流路30a以及返回流路30b由管道形成，但也可以由具有可挠性的橡胶管等形成输送流路30a以及返回流路30b。
[0040]如图2所示，输送流路30a的一端与固定于底座10的侧壁1a的管头31a连接。同样地，返回流路30b的一端与固定