稳定性增强的物理不可克隆功能电路系统的制作方法
【专利说明】稳定性増强的物理不可克隆功能电路系统
[0001]本申请要求2014年2月19日提交的美国专利申请N0.14/183979的优先权，其全部内容通过引用合并于此。
技术领域
[0002]本申请涉及包括物理不可克隆功能(physically unclonable funct1n, PUF)电路的集成电路。
【背景技术】
[0003]PUF电路具有(诸如集成电路内或集成电路的环境内)随机物理变化确定的性能。该变化可以取决于晶体管性能中的工作温度、工作电压、应力相关的改变(诸如由于负偏压阈值不稳定性(NBTI)、累积的环境辐射效应、热噪声或其他变化源)。由于这些变化，在不同集成电路上的两个PUF电路功能不同，即使该两个集成电路的逻辑设计和制造步骤可能是相同的。PUF电路可以例如被用于帮助区分在其他方面相同的集成电路，这是因为PUF电路的输出是不同的。
[0004]PUF电路的示例包括仲裁器PUF、环形振荡器PUF、蝶形PUF以及静态随机存取存储器(SRAM)PUF。这些PUF电路基于P型和N型晶体管的变化产生不同功能。一般来说，它们取决于P型和N型晶体管的栅极阈值变化。例如，基于延迟的PUF(诸如仲裁器和环形振荡器PUF电路)中晶体管的栅极阈值电压的变化改变上升沿和下降沿路径延迟。
[0005]P型和N型晶体管的阈值电压和驱动强度未精确跟踪工作条件的所有改变。例如，P型和N型晶体管可以对工作温度和电压的改变呈现不同的响应。此外，P型和N型晶体管具有不同的老化特性，这在晶体管使用周期上影响工作性能。例如，影响P型晶体管的负偏压阈值不稳定性(NBTI)往往与用于N型晶体管的正偏压阈值不稳定性(PBTI)不同，并且比其更严重。在诸如当PUF电路的行为取决于标称相等强度的P型晶体管与N型晶体管之间的相对强度时的情况下，P型晶体管可以在一些工作条件下(例如，产生第一输出响应)比N型晶体管更强，反之，N型晶体管可以在其他工作条件下(例如，产生第二输出响应)比P型晶体管更强。换句话说，PUF电路的功能可能是不稳定的。
【发明内容】
[0006]稳定性增强的物理不可克隆功能电路可以包括在预充电阶段期间对输出端预充电的预充电电路系统。预充电电路系统可以包括第一类型(诸如N型和P型)的晶体管。仅具有第二、不同类型的晶体管的电路系统可以被耦接至输出端。电路系统可以基于第二类型的晶体管之间的变化在输出端产生信号。电路系统可以包括第一电路和第二电路(诸如第二类型的第一和第二目标晶体管，该第一和第二目标晶体管被交叉耦接在互补节点与用于第一和第二目标晶体管的放电路径之间)。在感测阶段期间，当电路系统正在输出端产生信号时，预充电电路系统或不是第二类型的任何晶体管可以被禁用或从输出端被电断开，使得流过互补节点的电流只流过目标晶体管对。以这种方式，物理不可克隆功能电路时间上的稳定性可以得以改进，这是因为只有与第二类型的晶体管相关联的变化可以被用于产生信号。该信号可以(例如)唯一识别物理不可克隆功能电路，甚至是物理不可克隆功能电路的副本之间的。
[0007]通过下面优选实施例的附图和详细描述，本发明的进一步特征、本质和各种优点将更加明显。
【附图说明】
[0008]图1示出根据静态随机存取存储器(SRAM)单元实施的物理不可克隆电路的示意图。
[0009]图2示出根据本发明的一个实施例的稳定性增强的物理不可克隆功能电路的示意图。
[0010]图3示出根据本发明的一个实施例的具有地址晶体管的稳定性增强的物理不可克隆功能电路的不意图。
[0011]图4示出根据本发明的一个实施例的稳定性增强的物理不可克隆功能电路的示意图，该电路具有基于N型晶体管的电容器提供的附加输出电容。
[0012]图5示出根据本发明的一个实施例的稳定性增强的物理不可克隆功能电路的示意图，该电路具有基于P型晶体管的电容器提供的附加输出电容。
[0013]图6示出根据本发明的一个实施例的多个稳定性增强的物理不可克隆功能电路的示意图，所述电路共享预充电电路系统。
[0014]图7示出根据本发明的一个实施例的多个稳定性增强的物理不可克隆功能电路的示意图，所述电路共享预充电电路系统和感测晶体管。
[0015]图8示出根据本发明的一个实施例的稳定性增强的物理不可克隆功能电路的示意图，该电路仅基于P型晶体管的变化产生唯一输出信号。
[0016]图9示出根据本发明的一个实施例的一种布置的示意图，其中，电压感测放大器产生用于稳定性增强的物理不可克隆功能电路的输出信号。
[0017]图10示出根据本发明的一个实施例的电压感测放大器的示意图，该电压感测放大器可以被用于使用稳定性增强的物理不可克隆功能电路产生电压信号。
[0018]图11是根据本发明的一个实施例的说明性时序图，该图示出电压感测放大器和稳定性增强的物理不可克隆功能电路可以如何被操作以根据晶体管变化产生值。
[0019]图12示出根据本发明的一个实施例的一种布置的示意图，其中，电流感测放大器产生用于稳定性增强的物理不可克隆功能电路的输出信号。
[0020]图13示出根据本发明的一个实施例的一种布置的示意图，其中，具有三态电路系统的电流感测放大器产生用于稳定性增强的物理不可克隆功能电路的输出信号。
[0021]图14是根据本发明的一个实施例的说明性时序图，该图示出电流感测放大器和稳定性增强的物理不可克隆功能电路可以如何被操作以根据晶体管变化产生值。
[0022]图15示出根据本发明的一个实施例的一种布置的示意图，其中，具有受三态电路系统控制的预充电电路系统的电流感测放大器产生用于稳定性增强的物理不可克隆功能电路的输出信号。
[0023]图16示出根据本发明的一个实施例的一种布置的示意图，其中，具有单个三态晶体管的电流感测放大器产生用于稳定性增强的物理不可克隆功能电路的输出信号。
[0024]图17示出根据本发明的一个实施例的控制电路系统的示意图，该控制电路系统可以控制稳定性增强的物理不可克隆功能电路。
【具体实施方式】
[0025]本发明涉及具有物理不可克隆功能(PUF)电路的集成电路。该集成电路可以是可编程集成电路、专用集成电路或包括可编程和专用电路系统两者的集成电路。可编程集成电路能够由用户编程，以便实施期望的定制逻辑功能。在一个典型方案中，逻辑设计人员使用计算机辅助设计(CAD)工具设计定制逻辑电路。当设计过程完成时，该工具生成配置数据。该配置数据被加载到可编程集成电路存储器元件中，以配置器件执行定制逻辑电路的功能。具体地，该配置数据配置可编程集成电路中的可编程互连件、可编程路由电路以及可编程逻辑电路。专用集成电路可以包括专用集成电路、通用处理器芯片、专用处理器芯片、数字信号处理器芯片或任何期望的专用集成电路。
[0026]图1示出用作PUF电路的静态随机存取存储器(SRAM)单元100的示意图。如图1所示，存储器单元100包括一对交叉耦接的反相器INVl和INV2，反相器INVl和INV2用于存储位值X和反向位值nX。反相器INVl包括P型晶体管PUl和N型晶体管Η)1，而反相器INV2包括P型晶体管PU2和TO2。当被使能时，晶体管PUl和PU2用于将单元18的内部数据存储节点拉高，并因此被称为上拉晶体管。当被使能时，晶体管PDl和PD2用于将单元18的内部数据存储节点拉低，并因此被称为下拉晶体管。单元100可以包括在位线(BL和nBL)与交叉親接的反相器的存储节点之间连接的传输门(pass gate) 102。为读取所存储的位，传输门经由字线WL使能。
[0027]晶体管ro1、ro1、PU2和PD2被标称设计具有相同的驱动强度。不过，由于变化(诸如制造变化)，晶体管的实际栅极阈值电压并因此晶体管的驱动强度可能与标称值不同。在初始条件期间(诸如在启动期间)，存储在节点X和nX的初始值取决于P型晶体管与N型晶体管的相对强度(即，上拉晶体管相对于下拉晶体管的强度)。存储在单元100中的节点X处的初值由此可以是随机的并基于晶体管的变化。
[0028]随着时间推移，PUU PU2, PDl和PD2会老化。例如，由于负偏压阈值不稳定性，P型晶体管PUl和PU2的驱动强度会随着时间减小。作为另一示例，由于正偏压阈值不稳定性，N型晶体管PDl和PD2的驱动强度会随着时间减小。不过，P型晶体管与N型晶体管的驱动强度随着时间的相对减小可能是不同的(例如，由于NBTI和PBTI是不同的)。结果，初始存储在节点X处的唯一值会随着时间反转。
[0029]图2示出具有改进稳定