用于分组码的高阶伴随式计算器和计算高阶伴随式的方法
【技术领域】
[0001] W下描述涉及一种被构造为计算用于分组码的低复杂度的高阶伴随式的高阶伴 随式计算器和计算高阶伴随式的方法。
【背景技术】
[0002] 分组码化lockcode)是在纠错码中广泛使用的编码。分组码的示例包括能够对单 个比特执行纠错的汉明码（Hammingcode)、能够对多个比特执行纠错的博斯-乔赫里-霍 克文黑姆炬CH)码和能够将多个比特视为单个符号并基于符号单位进行纠错的里德-索罗 口巧巧码。
[0003] 在解码的情况下而不是在编码的情况下，分组码增加了复杂度。当发生接收错误 时，与具有单个比特纠错能力的汉明码相比，被构造为基于多个比特或符号单位纠错的BCH 码或RS码可具有卓越的效率，但是增加了计算复杂度。
[0004] 在低功耗发送器和接收器中，发送信号的功率可W相对低，因此，发送器和接收器 之间的通信可靠性会劣化。当应用纠错码时，通信系统可能需要低复杂度计算。例如，用于 各种无线传感器网络和近场通信系统的小型传感器通常需要使用低功耗和低复杂度的计 算。
【发明内容】
[0005] 提供本
【发明内容】
W用简单形式介绍对在W下【具体实施方式】中进一步描述的构思 的选择。本
【发明内容】
不意在确定要求保护的主题的关键特征或必要特征，也不意在用作确 定要求保护的主题的范围的帮助。
[0006] 在一个总体方面，一种高阶伴随式计算器包括；串并转换器，被构造为将从发送器 接收的串行比特序列转换成并行多流；异或狂OR)运算器，被构造为对所述多流的比特值 执行X0R运算；零插值器，被构造为在执行了X0R运算的比特之间插入零值；线性反馈移位 寄存器，被构造为基于通过将从插入了零值的所述多流产生的多项式除W本原多项式所获 得的余数的系数，来计算高阶伴随式值。
[0007] 串并转换器还可被构造为响应于n/j的值是整数，通过将接收的串行比特序列 延迟预定比特数的整数倍来将接收的串行比特序列转换成L比特多流，其中，L表示满足 L> 2的自然数，D表示所述预定比特数且D=n/j，n表示分组码的块尺寸，j表示将被计 算的伴随式阶数，n/j表示整数。
[0008] 串并转换器可包括（L-1)个延迟元件，并且还可被构造为在不延迟比特序列的情 况下输出比特序列作为所述多流的第一比特，并在将比特序列延迟（i-1)XD比特之后输 出比特序列作为所述多流的第i比特，其中，i是满足2《i《L的整数。
[0009] 串并转换器还可被构造为响应于n/j的值不是整数，在不延迟接收的串行比特序 列的情况下将接收的串行比特序列输出到零插值器。
[0010] 零插值器还可被构造为响应于n/j的值不是整数，在执行了X0R运算的所述多流 的比特之间周期性地插入N(其中，N=j-1)个零值。
[0011] 零插值器还可被构造为在执行了X0R运算的所述多流的比特之间周期性地插入 N(其中，N=kl)个零值。
[0012] 在另一总体方面，一种高阶伴随式计算器包括；串并转换器，被构造为将从发送器 接收的串行比特序列转换成基于符号单位构造的并行多流，其中，符号单位包括多个比特； 异或狂OR)运算器，被构造为基于符号单位对所述多流的比特值执行X0R运算；零插值器， 被构造为在执行了X0R运算的所述多流的比特之间插入零值；线性反馈移位寄存器，被构 造为基于通过将从插入了零值的所述多流产生的多项式除W本原多项式所获得的余数的 系数，来计算高阶伴随式值。
[0013] 串并转换器还可被构造为响应于n/j的值是整数，通过将接收的串行比特序列延 迟预定比特数的整数倍来将接收的串行比特序列转换成（符号单位XL)-比特多流，其中， L表示满足L> 2的自然数，D表示所述预定比特数且D=n/j，n表示分组码的块尺寸，j 表示将被计算的伴随式阶数，n/j表示整数，（符号单位XL)-比特表示L个符号单位中的 比特数。
[0014] 串并转换器还可被构造为响应于n/j的值不是整数，在不延迟接收的串行比特序 列的情况下将接收的串行比特序列输出到零插值器。
[0015] 零插值器还可被构造为响应于n/j的值不是整数，在执行了X0R运算的所述多流 的比特之间周期性地插入N(其中，N=j-1)个符号单位的零值。
[0016] 零插值器还可被构造为在执行了X0R运算的所述多流的比特之间周期性地插入 N(其中，N=kl)个符号单位的零值。
[0017] 在另一总体方面，一种计算高阶伴随式的方法包括；将从发送器接收的串行比特 序列转换成并行多流；对所述多流的比特值执行异或狂OR)运算；在执行了X0R运算的比 特之间插入零值；基于通过将从插入了零值的所述多流产生的多项式除W本原多项式所获 得的余数的系数，来计算高阶伴随式值。
[0018] 在另一总体方面，一种非暂时性计算机可读存储介质存储包括用于控制计算机执 行W上描述的方法的指令的程序。
[0019] 在另一总体方面，一种计算高阶伴随式的方法包括；将从发送器接收的串行比特 序列转换成基于符号单位构造的并行多流，其中，符号单位包括多个比特；基于符号单位对 所述多流的比特值执行异或X0R运算；在执行了X0R运算的所述多流的比特之间插入零值； 基于通过将从插入了零值的所述多流产生的多项式除W本原多项式所获得的余数的系数， 来计算高阶伴随式值。
[0020] 在另一总体方面，一种非暂时性计算机可读存储介质存储包括用于控制计算机执 行W上描述的方法的指令的程序。
[0021] 其他特征和方面将从下面的【具体实施方式】、附图和权利要求中是清楚的。
【附图说明】
[0022] 图1示出被构造为在发送器中对分组码进行编码的信道编码器的示例。
[0023] 图2示出被构造为在接收器中对分组码进行解码的信道解码器的示例。
[0024] 图3示出使用传统的伴随式计算方法的用于伽罗瓦域中的本原多项式的运算的 查找表（LUT)的示例。
[0025] 图4示出使用传统的伴随式计算方法计算m= 6且n= 63时的S3的处理的示例。
[0026] 图5示出高阶伴随式计算器的示例。
[0027] 图6示出高阶伴随式计算器的详细示例。
[0028] 图7示出为了计算m= 6且n= 63时的S3在高阶伴随式计算器的每个部分执行 的处理的示例。
[0029] 图8示出高阶伴随式计算器的另一示例。
[0030] 图9示出计算高阶伴随式的方法的示例。
[0031] 图10示出计算高阶伴随式的方法的另一示例。
[0032] 图11示出了显示使用传统的伴随式计算方法的计算复杂度和使用在本申请中公 开的高阶伴随式计算方法的计算复杂度的比较结果的表格的示例。
[0033] 图12示出了显示为了计算m= 6且n= 2--1 = 63时的S3使用传统的伴随式计 算方法的计算复杂度和使用在本申请中公开的高阶伴随式计算方法的计算复杂度的比较 结果的表格的示例。
【具体实施方式】
[0034] 提供W下详细描述W帮助读者获得对在此描述的方法、设备和/或系统的全面理 解。然而，在此描述的方法、设备和/或系统的各种改变、修改和等同物对本领域的普通技 术人员而言将是清楚的。除了必需按特定顺序发生的操作之外，在此描述的操作的次序仅 是示例，不限于在此阐述的次序，而是可W改变，该对本领域的普通技术人员而言将是清楚 的。此外，为了更加清楚和简明，可省略对本领域的普通技术人员公知的功能和构造的描 述。
[0035] 贯穿附图和详细描述，相同的参考标号表示相同的元件。附图可W不按比例绘制， 并且为了清楚、说明和方便，可夸大附图中元件的相对大小、比例和描绘。
[0036] 纠错码是能够在数字通信系统中提高通信可靠性的技术。例如，由于各种非理想 的通信信道环境（例如，随机噪声），在接收器接收的比特信息中可发生差错。在此示例中， 接收器可使用纠错码检测差错并对差错进行纠正，发送器可恢复将被发送的比特信息，从 而增强通信可靠性。
[0037] 纠错码可被划分成分组码和卷积码。分组码是广泛使用的基本码并且基于预定长 度的块单元被编码。分组码通过将被称作校验位的兀余位添加到将被发送的预定长度的消 息比特信息，来构造预定长度的编码比特序列。
[0038] 作为最基本的分组码的汉明码是具有一个比特的纠错能力的分组码。详细地讲， 当在从发送器接收的单个块的比特序列中发生单比特差错时，汉明码可进行纠错，但是当 在两个或更多个比特中发生差错时，汉明码不能适当地进行纠错。
[0039] 博斯-乔赫里-霍克文黑姆炬CH)码可使用各种参数对两个或更多个比特中的差 错进行纠正。汉明码可被视为BCH码的一种类型。
[0040]