组合保护型安全双功率放大式逻辑系统的制作方法
【技术领域】
[0001]本发明涉及一种放大电路，具体是指组合保护型安全双功率放大式逻辑系统。
【背景技术】
[0002]目前，功率放大电路的运用非常广泛，其主要是根据需求将相关的电压信号、电流信号及其他脉冲信号进行功率放大。然而，传统的功率放大电路在进行功率驱动放大后，不仅其放大信号的衰减幅度较大，而且还会受到外部的电磁干扰，进而使得放大信号性能较为不稳定，严重的制约了其深层次的使用和推广。
【发明内容】
[0003]本发明的目的在于克服目前功率放大电路存在的放大后的信号衰减幅度较大以及放大后信号性能不稳定的缺陷，提供组合保护型安全双功率放大式逻辑系统。
[0004]本发明的目的通过下述技术方案实现:
[0005]组合保护型安全双功率放大式逻辑系统，主要由功率逻辑放大电路，与该功率逻辑放大电路相连接的开关功率放大电路，串接在功率逻辑放大电路与开关功率放大电路之间的逻辑开关电路，以及在功率逻辑放大电路上设置的组合式保护电路组成；所述开关功率放大电路由功率放大器P2，功率放大器P3，串接在功率放大器P2的输出端与负极输入端之间的电阻Rl和电容Cl，基极与功率放大器P2的输出端相连接、集电极经电阻R3后与功率放大器P3的正极输入端相连接的三极管Q1，基极与三极管Ql的发射极相连接、集电极经电阻R4后与功率放大器P3的负极输入端相连接的三极管Q2，正极与功率放大器P3的负极输入端相连接、而负极与三极管Q2的发射极相连接并接地的电容C3，以及N极与三极管Ql的集电极相连接、P极外接-4V电压的二极管Dl组成；所述功率放大器P2的正极输入端与功率逻辑放大电路相连接，三极管Q2的基极与逻辑开关电路相连接，功率放大器P3的输出端则形成总输出端。同时，在功率放大器P2的负极输入端与三极管Q2的基极之间还串接有逻辑保护放大电路；该逻辑保护放大电路主要由功率放大器P4，功率放大器P5，与非门IC5，与非门IC6，负极与功率放大器P4的正极输入端相连接、正极经电阻R17后与与非门IC6的负极输入端相连接的极性电容C6，一端与与非门IC5的负极输入端相连接、另一端与功率放大器P4的正极输入端相连接的电阻R14，串接在功率放大器P4的负极输入端与输出端之间的电阻R15，一端与与非门IC5的输出端相连接、另一端与功率放大器P5的负极输入端相连接的电阻R16，串接在功率放大器P5的正极输入端与输出端之间的极性电容CS，正极与与非门IC6的输出端相连接、负极顺次经稳压二极管D3和电阻R18后与功率放大器P4的输出端相连接的电容C7，P极与功率放大器P5的输出端相连接、N极顺次经电阻R20和电阻R19后与稳压二极管D3和电阻R18的连接点相连接的二极管D4，以及N极与电容C7的负极相连接、P极与二极管D4和电阻R20的连接点相连接的稳压二极管D5组成。
[0006]所述组合式保护电路由输入线路，变压器T101，二极管整流器U101，稳压集成芯片Q101，运算放大器P101，运算放大器P102，三极管VT101，三极管VT102，三极管VT103，三极管VT104，三极管VT105，三极管VT106，负极接地、正极与二极管整流器UlOl的正输出端相连接的电容C101，负极接地、正极与稳压集成芯片QlOl的OUT管脚相连接的电容C102，一端与电容C102的正极相连接、另一端与运算放大器PlOl的负输入端相连接的电阻R101，N极与电容C102的正极相连接、负极与三极管VTlOl的集电极相连接的二极管D101，与二极管DlOl并联的继电器K101，一端与二极管DlOl的P极相连接、另一端经电阻R102后接地的电阻R103，一端与三极管VTlOl的基极相连接、另一端与运算放大器PlOl的输出端相连接的电阻R104，负极接地、正极与运算放大器PlOl的正输入端相连接的电容C103，一端接地、另一端与电容C103的正极相连接的滑动变阻器RP101，负极接地、正极经电阻R109后与电容C102的正极相连接的电容C104，P极与运算放大器P102的正输入端相连接、N极与电容C104的正极相连接的稳压二极管D102，一端与电容C102的正极相连接、另一端与运算放大器P102的负输入端相连接的电阻R108，一端接地、另一端与运算放大器P102的负输入端相连接的电阻R107，一端与运算放大器P102的输出端相连接、另一端与三极管VT102的基极相连接的电阻R106，一端与二极管DlOl的N极相连接、另一端与三极管VT103的基极相连接的电阻R105，一端与三极管VT104的发射极相连接、另一端与三极管VT105的集电极相连接的电阻R110，以及一端与三极管VT104的基极相连接、另一端与三极管VT106的发射极相连接、滑动端与三极管VT105的基极相连接的滑动变阻器RP102组成；其中，变压器TlOl的原边的两端分别连接在输入线路的两根输入线上，其副边的两端分别连接在二极管整流器UlOl的两个输入端上，二极管整流器UlOl的负输出端接地，稳压集成芯片QlOl的GND管脚接地、其IN管脚与电容ClOl的正极相连接，运算放大器P102的负输入端与三极管VT102的集电极相连接，三极管VT102的发射极同时与三极管VT103的基极和三极管VT106的基极以及三极管VTlOl的发射极相连接，二极管DlOl的N极还与三极管VT104的集电极和三极管VT103的集电极相连接，三极管VT104的基极同时与三极管VT103的发射极和三极管VT105的发射极相连接，三极管VT104的发射极与三极管VT106的集电极相连接，三极管VT106的发射极接地，所述继电器KlOl的常闭触点开关SlOl设置在输入线路上。
[0007]所述与非门IC5的正极输入端与功率放大器P4的负极输入端相连接；功率放大器P5的输出端与非门IC6的正极输入端相连接，其正极输入端则与功率放大器P4的输出端相连接；所述极性电容C6的正极与功率放大器P2的负极输入端相连接，电阻R20和电阻R19的连接点则与三极管Q2的基极相连接。
[0008]进一步地，所述功率逻辑放大电路由功率放大器P1，与非门IC1，与非门IC2，N极与功率放大器Pl的输出端相连接、P极经电阻R12后与与非门ICl的负极输入端相连接的二极管D2，一端与与非门ICl的正极输入端相连接、另一端经电容C2后与与非门IC2的输出端相连接的电阻R13，一端与与非门ICl的输出端相连接、另一端与电阻R13和电容C2的连接点相连接的电阻R10，以及一端与功率放大器Pl的负极输入端相连接、另一端接地的电阻Rll组成；所述功率放大器Pl的输出端与开关功率放大电路相连接，而与非门IC2的输出端则与逻辑开关电路相连接，同时，与非门ICl的输出端还与与非门IC2的正极输入端相连接，与非门IC2的负极输入端与功率放大器Pl的正极输入端一起形成总输入端。
[0009]所述逻辑开关电路由与非门IC3，与非门IC4，三极管Q3，一端与与非门IC3的输出端相连接、另一端经电阻R5后与三极管Q3的集电极相连接的电阻R2，一端与与非门IC4的输出端相连接、另一端经电阻R6后与三极管Q3的基极相连接的电阻R9，与电阻R6相并联的电容C5，一端与三极管Q3的基极相连接、另一端外接-4V电压的电阻R7，一端与三极管Q3的发射极相连接、另一端外接-4V电压的电阻R8，以及与电阻R8相并联的电容C4组成；所述与非门IC2的输出端则分别与与非门IC3的正极输入端和与非门IC4的负极输入端相连接，与非门IC3的负极输入端与与非门IC4的正极输入端相连接；所述三极管Q2的基极则与电阻R2和电阻R5的连接点相连接。
[0010]为确保使用效果，所述电容Cl和电容C2均为贴片电容，而电容C3、电容C4和电容C5则均为电解电容。
[0011]本发明较现有技术相比，具有以下优点及有益效果:
[0012](I)本发明的整体结构较为简单，便于制作和推广应用。
[0013](2)本发明能有效的降低放大信号的衰减幅度，从而确保放大信号的性能。
[0014](3)本发明能有效的降低外部电磁环境的干扰，从而避免放大信号参杂其余的电磁波，保证放大信号的纯度。