管线式模数转换器及其乘法数模转换器的制造方法
【技术领域】
[0001] 本发明涉及一种具有对运算放大器进行电容式负载复位的乘法数模转换器 (multiplyingdigital-to-analogconverter;MDAC，下文以MDAC表不乘法数模转换器） 及一种使用所述MDAC的管线式模数转换器（pipelineanalog-to-digitalconverter; pipelineADC，下文以ADC表示模数转换器）。
【背景技术】
[0002] 管线式ADC已成为流行的ADC架构，其用于许多种应用中，包括(XD成像、超声医 学成像、数字接收机、基站、数字视频（例如，HDTV)、xDSL、线缆调制解调器、快速以太网等。
[0003] 管线式ADC-般包括运算放大器（operationalamplifier;opamp)，且管线式 ADC的稳定时间（settlingtime)取决于运算放大器的设计。因此，需要一种具有较短的稳 定时间的管线式ADC。
【发明内容】
[0004] 鉴于此，本发明实施例提供一种管线式模数转换器及其乘法数模转换器。
[0005] 本发明一实施例提供一种MDAC包括，运算放大器、第一开关电容器网络及第二开 关电容器网络。MDAC根据数字输入位产生模拟输出。第一开关电容器网络与第二开关电容 器网络共享运算放大器。当第一开关电容器网络从运算放大器断开时，第一开关电容器网 络对模拟信号采样；当第二开关电容器网络从运算放大器断开时，第一开关电容器网络耦 接到运算放大器以基于数字输入位放大所采样信号；当第二开关电容器网络从运算放大器 断开时，第二开关电容器网络对模拟信号采样；当第一开关电容器网络从运算放大器断开 时，第二开关电容器网络耦接到运算放大器以基于数字输入位放大所采样信号；当第一开 关电容器网络耦接到运算放大器时，运算放大器进一步与第一电容式负载单元耦接，且当 第一开关电容器网络从运算放大器断开时，第一电容式负载单元复位；当第二开关电容器 网络耦接到运算放大器时，运算放大器与第二电容式负载单元耦接，且当第二开关电容器 网络从运算放大器断开时，第二电容式负载单元复位。
[0006] 本发明另一实施例提供一种管线式ADC。除了前述MDAC之外，所述管线式ADC还 包括第一模数转换器及第二模数转换器以及处理单元。处理单元用于时间对准及数字误差 校正。MDAC耦接到管线式ADC的模拟输入，以接收由第一开关电容器网络或第二开关电容 器网络所采样的模拟信号。此外，进一步向第一ADC提供模拟信号，以产生用于MDAC的数 字输入位。MDAC的模拟输出耦接到第二ADC，且第二ADC输出由第二ADC所接收的信号的 数字表现形式。处理单元接收由第一ADC所产生的数字输入位及由第二ADC所产生的数字 表现形式，以产生管线式ADC的数字输出。
[0007] 本发明所提供的MDAC及管线式ADC能够具有较短的稳定时间。
[0008] 在以下实施例中将参照附图给出详细说明。
【附图说明】
[0009] 图1是本发明一实施例的使用MDAC的管线式ADC的等效示意图。
[0010] 图2是本发明一实施例的MDAC的等效示意图。
[0011] 图3是本发明一实施例的用于操作图2所示运算放大器共享架构的波形图。
[0012] 图4是本发明一实施例的用于调节SAR1的采样电容器单元Csarl或SAR2的Csar2 的复位持续时间的波形图。
【具体实施方式】
[0013] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完 整地描述，显然，本发明以下所描述的实施例仅仅是本发明的一部分实施例，而不是全部的 实施例。基于本发明中描述的实施例，本领域普通技术人员在没有作出创造性劳动前提下 所获得的所有其它实施例，都属于本发明所保护的范围。
[0014] 图1是本发明一实施例的使用MDAC的管线式ADC的等效示意图。管线式ADC100 包括编号为Stagel到StageN的N个级以及处理单元104。最末级StageN为模数转换器， 例如，直接转换式ADC或逐次逼近寄存器式ADC(缩写为SARADC)。下文针对各个级Stage1 到Stage(N-1)中的任一个级所包括的电路（例如，电路106)进行描述，所述电路包括ADC 108 以及MDAC102。
[0015] 如图1所示，管线式ADC100的模拟输入作为模拟信号Vi耦接到第一级Stagel 中的电路106。ADC108对模拟信号Vi执行模数转换，并产生用于MDAC102的数字输入 位110 (例如，K个位）。MDAC102接收数字输入位110及模拟信号Vi，并产生用于下一级 Stage2的模拟输出Vo。数字输入位110进一步由处理单元104接收。类似于电路106,在 第一级Stagel之后级联（cascaded)的各个级Stage2到Stage(N-1)，每一级均向处理单元 104提供K个位。最末级StageN(为ADC)将前一级Stage(N-1)的模拟输出转换为数字表 现形式112 (例如，J个位）。用于时间对准及误差校正的处理单元104根据从级Stagel到 级StageN所接收的数字位产生管线式ADC100的数字输出。
[0016] 应注意，MDAC102为运算放大器共享架构。在MDAC102中存在一个运算放大器， 且所述运算放大器由若干信号处理通道共享。当一个通道正在使用运算放大器时，对从所 述运算放大器断开的另一通道执行电容式负载复位操作。如此一来，无需牺牲管线式ADC 100的正常操作便能有效地缩短管线式ADC100的稳定时间。
[0017] 图2是本发明一实施例的MDAC的等效示意图，MDAC102处于ADC202 (例如，图1 所示的StageN中的ADC)之前的级中。如图2所示，MDAC102包括运算放大器0P及共享 运算放大器0P的各开关电容器网络DAC1及DAC2。开关电容器网络DAC1及DAC2分别对应 于两个不同的信号处理通道。ADC202可由分别对应于这两个通道的两个时间交错的SAR ADC，即SAR1及SAR2,来实现。
[0018] 本段描述通道1的信号处理过程。在通道1的采样阶段（控制信号(pi关断），开 关电容器网络DAC1从运算放大器0P断开，且开关电容器网络DAC1的电容器CS及Cf对模 拟信号Vi采样。在通道1的放大阶段（控制信号cpl接通），开关电容器网络DAC1耦接到 运算放大器0P，以基于由ADC108提供的数字输入位110来放大所采样信号。为实现信号 放大，将DAC1的反馈电容器Cf耦接在运算放大器0P的输入端子与输出端子之间，并且分 别由各数字输入位110控制DAC1的其余电容器CS，以将运算放大器OP的输入端子连接到 接地电位或参考电压源Vr。当开关电容器网络DAC1耦接到运算放大器0P时，将MDAC102 的模拟输出Vo采样到SARADC(即SAR1)的采样电容器单元中。当开关电容器网络DAC1 从运算放大器0P断开时，SAR1以逐次逼近方式确定所采样模拟输出的数字表现形式。
[0019] 本段描述通道2的信号处理过程。在通道2的采样阶段（控制信号q>2关断），开 关电容器网络DAC2从运算放大器0P断开，且开关电容器网络DAC2的电容器CS及Cf对模 拟信号Vi采样。在通道2的放