硅基低漏电流双悬臂梁可动栅分频器的制造方法
【技术领域】
[0001] 本发明提出了硅基低漏电流双悬臂梁可动栅MOSFET (金属氧化物半导体场效应 晶体管）分频器，属于微电子机械系统的技术领域。
【背景技术】
[0002] 分频器是一种用于微波高速无线通信设备的频率合成模块。它能够以一个参考信 号为标准，产生大量离散的参考信号频率1/N的频率信号。目前，分频器正广泛地应用于仪 器仪表、遥控遥测通信、雷达、电子对抗、导航以及广播电视等各个领域。但是，传统分频器 具有结构复杂，尺寸较大等缺点，更重要的是，电路中MOSFET器件栅极漏电流的存在使得 电路的功耗增加。
[0003] 微电子机械系统具有体积小、功耗低、成本低等优点，满足现代电路的发展趋势， 另外，微机械悬臂梁结构的发展也日益成熟。本发明的目的正是要提出一种硅基低漏电流 双悬臂梁可动栅MOSFET分频器。
【发明内容】
[0004] 技术问题：本发明的目的是提出一种硅基低漏电流双悬臂梁可动栅MOSFET分频 器。MOSFET的栅极是两个可动的悬臂梁，悬臂梁可动栅由直流偏置控制，使MOSFET在截止 状态实现栅极与栅氧化层的脱离，减小栅极漏电流，降低功耗。
[0005] 技术方案：本发明的一种硅基低漏电流双悬臂梁可动栅分频器为生在硅衬底上的 N型增强型MOSFET分频器，包括源极、漏极、栅氧化层、锚区、悬臂梁可动栅、下拉极板、绝缘 层、通孔、引线，源极接地；
[0006] 在硅衬底上设有源极、漏极、栅氧化层，栅氧化层位于源极、漏极之间，引线通过通 孔分别接漏极、栅氧化层；悬臂梁可动栅的一端固定在锚区上，另一端横跨在栅氧化层上， 在硅衬底上的下拉极板位于悬臂梁可动栅的末端下方，下拉极板接地，绝缘层覆盖在下拉 极板之上；直流偏置通过高频扼流圈和锚区作用在悬臂梁可动栅上，悬臂梁可动栅的下拉 电压设置为MOSFET的阈值电压；
[0007] MOSFET的漏极输出信号有两种不同的工作方式，一种是选择第一端口接入低通滤 波器，低通滤波器输出接入压控振荡器，压控振荡器输出经第三端口接入乘法器，乘法器输 出作为反馈信号通过锚区加载到一个悬臂梁可动栅上，参考信号通过锚区加载到另一个悬 臂梁可动栅上；MOSFET的漏极输出信号的另一种工作方式是可选择通过第二端口直接输 出。
[0008] 所述的悬臂梁可动栅的下拉或悬浮通过直流偏置控制，当两个悬臂梁可动栅均在 达到或大于下拉电压的直流偏置下实现下拉，与栅氧化层接触时，MOSFET导通，参考信号和 反馈信号通过MOSFET相乘，漏极输出包含两信号的相位差信息，选择第一端口输入低通滤 波器，低通滤波器滤除高频部分，输出包含相位差信息的直流电压，直流电压输入压控振荡 器，作为控制电压调节压控振荡器的输出频率，调节频率后的信号经第三端口传输至乘法 器，乘法器输出信号作为反馈信号加载到悬臂梁可动栅上，环路循环反馈的结果是反馈信 号与参考信号的频率相等，压控振荡器端口输出频率f。为参考信号频率的l/N:fMf/N，实 现参考信号的分频；
[0009] 当直流偏置小于下拉电压，两个悬臂梁可动栅均不下拉处于悬浮状态，不与栅氧 化层接触时，MOSFET截止，栅电容较小，能够有效的减小漏电流，降低功耗；
[0010] 当只有一个悬臂梁可动栅下拉，另一个悬臂梁可动栅处于悬浮状态时，下拉的悬 臂梁可动栅下方形成沟道，未被下拉的悬臂梁可动栅下方形成高阻区，沟道与高阻区串联 的结构有利于提高MOSFET的反向击穿电压，只有被下拉的悬臂梁可动栅上的选通信号可 以通过MOSFET放大，放大信号选择第二端口输出，当只有加载参考信号的悬臂梁可动栅下 拉时，参考信号通过MOSFET放大，第二端口输出参考信号频率f, ef的放大信号，当只有加载 反馈信号的悬臂梁可动栅下拉时，反馈信号通过MOSFET放大，反馈信号频率为压控振荡器 输出频率f。经乘法器后乘以N的结果：NX f。，第二端口输出频率为NX f。的放大信号。
[0011] 有益效果：与现有的分频器相比，这种新型的硅基低漏电流双悬臂梁可动栅 MOSFET分频器采用两个悬臂梁作为MOSFET的栅极，在MOSFET截止状态，悬臂梁可动栅与栅 氧化层的脱离，能够减小电路漏电流，降低功耗；另外，悬臂梁可动栅结构使电路方便可控， 不仅可以在两个悬臂梁可动栅均下拉时实现参考信号频率的分频，还能够在下拉单个悬臂 梁可动栅时实现对单个信号的放大，下拉单个悬臂梁可动栅时形成沟道与高阻区串联的结 构，能够提高MOSFET的反向击穿电压；微机械悬臂梁可动栅技术的采用，也使得结构简单 化，体积小型化。
【附图说明】
[0012] 图1为本发明的硅基低漏电流双悬臂梁可动栅MOSFET分频器的俯视图。
[0013] 图2为图1硅基低漏电流双悬臂梁可动栅MOSFET分频器的A-A'向剖面图。
[0014] 图3为图1硅基低漏电流双悬臂梁可动栅MOSFET分频器的B-B'向剖面图。
[0015] 图4为图1基于硅基低漏电流双悬臂梁可动栅MOSFET两个悬臂梁可动栅均下拉 时的沟道示意图。
[0016] 图5为图1基于硅基低漏电流双悬臂梁可动栅MOSFET下拉单个悬臂梁可动栅时 的沟道示意图。
[0017] 图中有：硅衬底1，设置在硅衬底上的N型增强型M0SFET，外接的低通滤波器，压控 振荡器，乘法器、高频扼流圈。MOSFET包括源极2,漏极3,栅氧化层4,锚区5,悬臂梁可动栅 6,下拉极板7,绝缘层8,通孔9,引线10,第一端口 11，第二端口 12,第三端口 13,第四端口 14〇
【具体实施方式】
[0018] 本发明的一种硅基低漏电流双悬臂梁可动栅MOSFET分频器。包括硅衬底、N型 增强型M0SFET，以及外接的低通滤波器、压控振荡器、乘法器、高频扼流圈，其中MOSFET 生长在硅衬底上，包括源极、漏极、栅氧化层、两个悬臂梁可动栅、锚区、下拉极板、绝缘层。 源极和漏极相对设置，栅氧化层连接在源漏之间，悬臂梁通过锚区横跨栅氧化层之上构成 MOSFET的栅极，下拉极板设置在悬臂梁末端下方，下拉极板接地，绝缘层覆盖在下拉极板之 上。
[0019] 参考信号和反馈信号通过锚区加载在悬臂梁可动栅上，直流偏置通过高频扼流圈 和锚区作用在悬臂梁可动栅上，MOSFET的下拉电压设计为MOSFET的阈值电压。
[0020] 当直流偏置小于下拉电压时，悬臂梁可动栅与栅氧化层不接触，MOSFET无法导通， 栅电容较小，能够有效减小漏电流的产生，降低电路功耗。
[0021] 当两个悬臂梁可动栅均通过达到或大于下拉电压的直流偏置下拉，与栅氧化层接 触时，MOSFET导通，参考信号和反馈信号通过MOSFET相乘。漏极输出信号包含了参考信号 和反馈信号之间的相位差信息。低通滤波器将此信号中的高频分量滤除，输出和相位差信 息有关的直流电压，控制电压调节压控振荡器输出频率，压控振荡器输出信号经过乘法器 之后，在频率上对应发生N倍的改变，并作为反馈信号重新加载到悬臂梁可动栅上，经过环 路的循环反馈作用，反馈信号和参考信号达到锁定，即压控振荡器输出频率乘以N之后和 参考信号频率相等。最终压控振荡器输出的信号频率为参考信号频率的1/N，实现参考信号 的分频。
[0022] 当只有一个悬臂梁可动栅被下拉与栅氧化层接触，另一个悬臂梁可动栅处于悬浮 状态时，下拉的臂梁栅下方形成沟道，悬浮的悬臂梁可动栅下方为高阻区，沟道与高阻区串 联的结构有利于提高MOSFET反向击穿电压，增强抗击穿性。此时，只有选择下拉的悬臂梁 可动栅上的选通信号可以通过MOSFET放大输出。从而通过对一个悬臂梁可动栅的单独控 制，实现对单个信号的放大，扩大了电路的应用范围。
[0023] 下面结合附图对本发明的硅基低漏电流双悬臂梁可动栅MOSFET分频器做进一步 解释。
[0024] 本发明的基于悬臂梁可动栅MOSFET的分频器包括硅衬底1，设置在硅衬底上的N 型增强型M0SFET，外接的低通滤波器，压控振荡器，乘法器、高频扼流圈。MOSFET包括源极 2,漏极3,栅氧化层4,锚区5,悬臂梁可动栅6,下拉极板7,绝缘层8,通孔9,引线10,其中， 源极2接地。
[0025] 在本发明中MOSFET的栅极采用悬浮在栅氧化层4之上的两个悬臂梁可动栅6。源 极2和漏极3相对设置，栅氧化层4连接在源漏之间，锚区5设置在栅氧化层4的一侧，下 拉极板7设置在悬臂梁可动栅6末端下方，绝缘层8覆盖在下拉极板7之上。
[0026] MOSFET漏极3输出信号的一种工作方式是选择第一端口 11输入至低通滤波器，低 通滤波器输出信号接入压控振荡器，压控振荡器输出信号通过端口 13接入乘法器，乘法器 的输出作为反馈信号通过锚区5加载到一个悬臂梁可动栅6上。参考信号通过锚区5加载 到另一个悬臂梁可动栅6上。MOSFET漏极3输出信号的另一种工作方式是选择第二端口 12直接输出放大信号。
[0027] 直流偏置通过高频扼流圈和锚区5作用在悬臂梁可动栅6上。悬臂梁可动栅6的 下拉电压设置为MOSFET的阈值电压。
[0028] 当直流偏置小于下拉电压，两个悬臂梁可动栅6均处于悬浮状态时，没有栅极与 栅氧化层4接触，MOSFET处于截止状态，栅电容小