负载开关的制作方法
【技术领域】
[0001]本说明书总体涉及到负载开关，并且更具体，涉及到使用负输入的负载开关。
【背景技术】
[0002]大部分集成负载开关支持正输入。但是，对于使用负输入的应用装置，常规的集成负载开关运用正电源和负电源两者，这一般要求有额外的引脚或额外的内部电路。这种技术的示例是美国专利授予前公布号2009/0289692。包含额外的电路和/或额外的引脚一般增加了集成开关的成本。因此，需要一种改进的负载开关。
【发明内容】
[0003]所述的实施例提供了集成电路(IC)。IC包含使能引脚；接地引脚；输入引脚；输出引脚；耦接在输入引脚和输出引脚之间的负载开关，其中负载开关通过输入引脚接收负电压；和1禹接到使能引脚、接地引脚以及负载开关的控制电路，其中控制电路控制负载开关，并且其中控制电路将接地引脚用作正供电轨并且将输入引脚用作内部接地。
[0004]在实施例中，控制电路还包含:耦接到接地引脚、输入引脚以及使能引脚的电平位移器；和耦接到电平位移器、输入引脚以及负载开关的转换(slew)速率控制器。
[0005]在实施例中，电平位移器还包含:耦接到输入引脚的电流镜；被耦接在接地引脚和电流镜之间的电流控制电路；具有第一收集电极(passive electrode)、第二收集电极以及控制电极的晶体管，其中晶体管的控制电极被耦接到接地引脚，并且其中晶体管的第一收集电极被耦接到使能引脚；以及被耦接在晶体管的第二收集电极和电流镜之间并且被耦接到转换速率控制器的阻抗网络。
[0006]在实施例中，阻抗网络进一步包含第一阻抗网络，并且其中晶体管进一步包含第一晶体管，并且其中转换速率控制器进一步包含:具有第一电源端子、第二电源端子、输入端子以及输出端子的反相器，其中反相器的第一电源端子被耦接到接地引脚，并且其中反相器的第二电源端子被耦接到输入引脚，并且其中反相器的输入端子被耦接到第一阻抗网络；具有第一收集电极、第二收集电极以及控制电极的第二晶体管，其中第二晶体管的控制电极被耦接到反相器的输出端子，并且其中第二晶体管的第一收集电极被耦接到接地引脚；被耦接到第二晶体管的第二收集电极和负载开关的第二阻抗网络；以及具有第一收集电极、第二收集电极以及控制电极的第三晶体管，其中第三晶体管的控制电极被耦接到反相器的输出端子，并且其中第三晶体管的第一收集电极被耦接到第二阻抗网络，并且其中第三晶体管的第二收集电极被耦接到输入引脚。
[0007]在实施例中，第一阻抗网络进一步包含彼此互相串联耦接的多个电阻器。
[0008]在实施例中，第一、第二以及第三晶体管进一步包含第一 PMOS晶体管、第二 PMOS晶体管以及NMOS晶体管。
[0009]在实施例中，提供了一种方法。该方法包含通过将输入引脚用作内部接地并且将接地引脚用作正供电轨，电平位移使能信号以生成中间信号，其中负电压被施加到输入引脚；控制中间信号的偏斜(skew);以及采用偏斜受控的中间信号激活负载开关，其中负载开关被親接在输出引脚和输入引脚之间。
[0010]在实施例中，电平位移的步骤进一步包含:生成接地引脚和输入引脚之间的引导电流(steering current);当使能信号变得大于第一晶体管的阈值电压时激活第一晶体管；当激活第一晶体管时镜像引导电流；分离使能信号以生成中间信号；以及将中间信号施加到偏斜速率控制器从而生成偏斜受控的中间信号。
[0011]在实施例中，负载开关还包含NMOS晶体管，并且其中激活负载开关的步骤进一步包含将NMOS晶体管的栅极拉到接地。
[0012]在实施例中，提供了 1C。该IC包含使能引脚、接地引脚、输入引脚、输出引脚；以及在其漏极耦接到输出引脚并且在其源极耦接到输入引脚的NMOS晶体管，其中通过输入引脚将负电压施加到NMOS晶体管的源极；以及被耦接到使能引脚、接地引脚以及负载开关的控制电路，其中控制电路控制负载开关，并且其中控制电路将接地引脚用作正供电轨并且将输入引脚用作内部接地。
[0013]在实施例中，电平位移器进一步包含:与输入引脚耦接的电流镜；被耦接在接地引脚和电流镜之间的电阻器；在其栅极耦接到接地引脚并且在其源极耦接到使能引脚的PMOS晶体管；以及被耦接在PMOS晶体管的漏极和电流镜之间的分压器。
[0014]在实施例中，NMOS晶体管进一步包含第一 NMOS晶体管，并且其中电阻器进一步包含第一电阻器，并且其中转换速率控制器进一步包含:具有第一电源端子、第二电源端子、输入端子以及输出端子的反相器，其中反相器的第一电源端子被耦接到接地引脚，并且其中反相器的第二电源端子被耦接到输入引脚，并且其中反相器的输入端子被耦接到分压器；在其栅极被耦接到反相器的输出端子并且在其源极被耦接到接地引脚的第二 PMOS晶体管；被耦接到第二 PMOS晶体管的漏极和第一 NMOS晶体管的栅极的第二电阻器；以及在其栅极被耦接到反相器的输出端子，在其漏极被耦接到第二电阻器以及在其源极被耦接到输入引脚的第二 NMOS晶体管。
[0015]在实施例中，分压器进一步包含:被耦接在第一 PMOS晶体管的漏极和反相器的输入端子之间的第三电阻器；和被耦接在反相器的输入端子和电流镜之间的第四电阻器。
[0016]在实施例中，电流镜进一步包含:在其漏极和栅极被耦接到第一电阻器并且在其源极被耦接到输入引脚的第三NMOS晶体管；和在其漏极被耦接到第四电阻器，在其栅极被耦接到第三NMOS晶体管的栅极并且在其源极被耦接到输入引脚的第四NMOS晶体管。
【附图说明】
[0017]图1示出了集成电路(IC)的示例实施例；以及
[0018]图2描绘了图1中IC的操作的示例。
【具体实施方式】
[0019]图1显示了示例实施例集成电路(IC) 100。IC100包括输入引脚VIN、输出引脚V0UT、接地引脚GND、使能引脚V0N、负载开关Q7 (例如，其可以是NMOS晶体管)、电平位移器102以及转换速率控制器104。电平位移器102通常包含电流控制电路(如，电阻器Rl)、电流镜(即，NMOS晶体管Q3和Q2)、晶体管Ql (例如，其可以是PMOS晶体管)、以及分压器或阻抗网络(即，电阻器R2和R3)。转换速率控制器104通常包含反相器106、晶体管Q5和Q6(例如，其可以分别为PMOS晶体管和NMOS晶体管)以及阻抗网络(S卩，电阻器R4)。
[0020]在操作中，控制电路(通常由电平位移器102和转换速率控制器104形成)将接地引脚GND用作正供电轨并且将输入引脚VIN用作内部接地以便在输出引脚VOUT处生成负输出电压。该过程可以被完成，因为负电压被施加到输入引脚VIN(即，-5v)，这意味着被耦接到地(如，Ov)的接地引脚GND具有比输入引脚VIN更高的电压。当使能信号或电压(被施加给使能引脚V0N)小于晶体管Ql的阈值电压时，晶体管Ql处于“断开”，其将反相器106的输入端子拉到负电压(通过输入引脚VIN而被施加)并且将晶体管Q7(S卩，负载开关)维持在“断开”状态。一旦使能信号变得大于晶体管Ql的阈值电压，则晶体管Ql转为“接通”。在晶体管Ql处于“接通”状态时，引导电流被生成通过电阻器Rl和晶体管Q3(其被二极管连接)。通过电阻器R2和R3以及晶体管Ql来镜像该引导电流。因为电阻器R3具有比电阻器R2大得多的电阻(对于晶体管Ql的“接通”和“断开”状态两者，其通常限制由晶体管Q2得出的(seen)的最大栅源电压)，所以中间信号或电压(在电阻器R2和R3之间节点处)成为晶体管Ql “接通”电压中的一小部分，且使能反相器106。反相器106的输出被应用到晶体管Q5和Q6的栅极，并且(与电阻器4 一起)晶体管Q5和Q6在节点NI处生成转换受控的