一种数字综合滤波器的制造方法
【技术领域】
[0001] 本发明属于数字信号处理领域，具体涉及一种数字综合滤波器。
【背景技术】
[0002] 现在数字信号处理技术中，使用的高速信号越来越多，稳定地采集到高速信号对 于整个信号处理系统非常重要，同时保证高采样率和高采样精度成为重点研究方向。但是 采样率和采样精度对于采样系统是一对矛盾的指标，随着对采样率要求成倍地提高，受于 硬件设计和制造能力的限制，单纯使用一片AD芯片很难满足采样系统要求，因此提出了多 种并行采样算法，使用多个芯片并行处理已得到更高的采样速率。一般的并行算法可分为 并行时间交替采样（TI)和多通道混合滤波器组（HybridFilterBanks,HFB)等。
[0003] 现有的针对混合滤波器组的多通道结构，为保证采样精度，需要单独增加采样后 的信号同步处理和校正，使得滤波器结构复杂，不能适应不同的设计要求。
【发明内容】
[0004] 本发明为解决上述技术问题，提出一种数字综合滤波器，通过采用查找表估计以 及能量谱估计等方法对采样信号进行校正，将校正结构与多相插值滤波结合，得到的滤波 器结构可有效提高采样系统性能，同时能满足不同设计的要求。
[0005] 本发明采用的技术方案是：一种数字综合滤波器，包括：数字前端校正结构以及 滤波器直接校正结构以及多相插值滤波结构；
[0006] 所述数字前端校正结构包括：R0M查找表单元、匹配运算单元以及缓存单元，所述 ROM查找表单元用于预先存储各通道模拟滤波器系数对于基准通道的相对值，所述匹配运 算单元用于根据选定的其中一个通道的采样信号作为基准信号，通过窗函数截取输入的各 通道信号进行匹配运算，当匹配值满足设定阈值时，得到的延迟即为该通道信号的校正值， 否则该通道信号通过缓存单元进行同步处理，直到满足匹配运算；
[0007] 所述滤波器直接校正结构包括：能量谱估计单元以及滤波器修正单元，所述能量 谱估计单元通过计算正弦信号得到其频率谱，并根据得到频率谱得到一个采样周期内该正 弦信号在频谱内的能量，并通过滤波器传递函数得到脉冲值，所述滤波器修正单元根据能 量谱估计单元得到的脉冲值计算得到修正后的模拟滤波器的系数；
[0008] 所述多相插值滤波结构用于对采样信号进行重构。
[0009] 进一步地，所述ROM查找表单元存储的各通道模拟滤波器系数对应基准通道的相 对值表达式为：fm(k) =hm(k)/hQ(k);
[0010] 其中，k表示各通道模拟滤波器系数序列，fjk)表示第m路模拟滤波器系数对于 基准通道的相对值，h"(k)表示第m路模拟滤波器系数，hjk)表示基准通道模拟滤波器系 数。
[0012] 其中，J表不校正值，表不第m路信号实际输出，yQ(k)表不基准信号输出。
[0013] 本发明的有益效果：本发明的一种数字综合滤波器，由数字前端校正结构以及滤 波器直接校正结构以及多相插值滤波结构组成，数字前端校正结构通过在FIFO中增加ROM 查找表的方式，并采用窗函数截取输入信号进行匹配运算，实现时钟误差校准，并极大地 减少运算单元数量；滤波器直接校正结构通过能量谱估计得到滤波器的系数，通过多相插 值滤波结构实现信号的重构，本发明的方法可以有效提高采样系统性能，高速条件下得到 50dB以上的有效位数，同时具有很强的通用性和可编程性，能满足不同设计的要求。本发明 的方案将重构部分中需要校正工作同滤波器设计同步完成，不需要单独增加采样后的信号 同步处理和校正。FPGA芯片具有极强的可编程能力，良好的开发性能和设计的灵活性保证 了文中提出的结构可以很好地完成采样中信号重构和消除误差的工作，并对多种不同滤波 器设计方案具有普适性和重构性，得到数字信号的精确度可以为后续的数字信号处理工作 提供诸多便利。
【附图说明】
[0014] 图1为本发明提供的一种数字综合滤波器示意图。
[0015] 图2为本发明提供的有时间误差的单频信号采样结果。
[0016] 图3为本发明提供的校正时间误差后的单频信号采样结果。
[0017] 图4a为本发明提供的校正模拟误差前后的系统失真误差图，图4b为本发明提供 的校正模拟误差前后的混叠误差图。
[0018] 图5为本发明提供的高效插值滤波器的结构图。
[0019] 图6为本发明提供的多相插值滤波器结构图。
【具体实施方式】
[0020] 为便于本领域技术人员理解本发明的技术内容，下面结合附图对本
【发明内容】
进一 步阐释。
[0021] 如图1所示为本发明的一种数字综合滤波器示意图，本发明的技术方案为：一种 数字综合滤波器，包括：数字前端校正结构以及滤波器直接校正结构以及多相插值滤波结 构。
[0022] 所述数字前端校正结构包括：R0M查找表单元、匹配运算单元以及缓存单元，所述 ROM查找表单元用于预先存储各通道采样信号对应的相对值，所述匹配运算单元用于根据 选定的其中一个通道的采样信号作为基准信号，通过窗函数截取输入的各通道信号进行匹 配运算，当匹配值满足设定阈值时，得到的延迟即为该通道信号的校正值，否则该通道信号 通过缓存单元进行同步处理，直到满足匹配运算。
[0023] 信号经缓存器完成同步校正，通过在FIFO中增加一个查找表可以完成时钟误差 粗校准。首先在多通道采样信号中选择一路模拟滤波器作为基准值，查找表中预存各通道 模拟滤波器系数对应基准通道的相对值，即fjk) =Iini(k)/hjk)，
[0024] 其中，k表示各通道模拟滤波器系数序列，fjk)表示第m路模拟滤波器系数对于 基准通道的相对值，h"(