带有低等待时间升压电路的电压电平移位器的制造方法
【技术领域】
[0001 ] 本公开的某些方面一般涉及电子电路，尤其涉及电压电平移位电路。
[0002] 背景
[0003] 随着集成电路（IC)的最小特征尺寸持续缩减以及对功耗降低的期望持久存在， 数字电路的核心逻辑部分正由越来越低的电压供电，诸如低至I.OV或更低。然而，IC的其 他部分（例如，输入/输出（I/O)部分）的电源电压可能仍处于较高电压电平，诸如1.8V、 2. 5V、3. 3V或更高。这些较高电压电平可被用于与其他逻辑类型对接或者用于确保与其他 设备的兼容性。因此，使用电压电平移位器来将数字输入信号从相对低的电源电压进行电 平移位到高电源电压，或者反之。
[0004] 电压电平移位器在许多应用中被用作低电压与高电压控制或时钟信号之间的接 口。这些应用包括模数转换器（ADC)、数模转换器（DAC)、时钟电平移位器、以及具有多个电 源电压的任何其他高速接口。理想的电平移位器将输入信号移位到不同电平，并且没有任 何问题地将两个接口连接在一起，使得该电平移位器的影响几乎是可忽略的。然而，常规的 电平移位器可能具有高等待时间、在电压电平极值的各种组合下不一致的性能、和/或在 高速接口应用中畸变的占空循环。
[0005] 作为常规电平移位器的示例，2011年9月11日授予Riccio且题为"Level ShifterforMultipleSupplyVoltageCircuitry(用于多电源电压电路系统的电平移 位器）"的美国专利No. 6, 288, 591描述了用于将低电压输入信号移位到高电压输出信号 的方法和装置。Riccio的一个示例电平移位器包括电压移位级，其具有第一和第二控制输 入节点以及输出节点，其中基于在这些控制输入节点处接收到的控制信号来在输出节点处 产生输出信号。该电平移位器还包括：串联耦合在输入节点与第一控制输入节点之间的第 一和第二输入反相器；以及耦合在输入节点与第二控制输入节点之间的第三输入反相器。 Riccio的第二反相器可包括互补的第一和第二晶体管，每个晶体管的控制端子被耦合至第 一反相器的输出。第一晶体管的第一端子耦合至输入节点，且第一晶体管被结构化成基于 由第一反相器输出的信号的逻辑值来将输入信号传递到第一控制输入节点。第三反相器可 包括互补的第三和第四晶体管，每个晶体管的控制端子被耦合至输入节点。第三晶体管的 第一端子耦合至第一反相器的输出，且第三晶体管被结构化成基于输入信号的逻辑值来将 由第一反相器输出的信号传递到第二控制输入节点。
[0006] 2010 年 8 月 17 日授予Luo且题为"LevelShifterforHigh-Speedand Low-LeakageOperation(用于高速和低漏泄操作的电平移位器）"的美国专利 No. 7, 777, 547也描述了能够在具有不同工作电压摆幅的两个电路系统之间进行对接的示 例电压电平移位器。Luo的一个示例电平移位器包括：具有低电源电压的输入缓冲器，用于 将外部输入信号反相成内部输入信号；以及具有高电源电压的输出缓冲器，用于将内部输 入信号反相成外部输出信号。外部输入信号的高电平低于外部输出信号的高电平。该电压 电平移位器被设计成使得输入缓冲器操作成达成低漏泄和高速性能。
[0007] 概述
[0008] 本公开的某些方面一般涉及采用低等待时间、低畸变的升压电路的电压电平移位 电路。该电平移位电路可被用于在具有多个电源电压的应用中将低电压电平信号（例如， 控制或时钟信号）移位到高电压电平信号。
[0009] 本公开的某些方面提供了一种用于将输入信号从第一电压电平进行电平移位到 第二电压电平的电路。该电平移位电路一般包括：交流（AC)耦合升压电路，其被配置成 推升输入信号，以使得该升压电路的第一和第二节点具有大于或等于第一电压电平的电压 值；第一逻辑反相器，其被配置成产生具有最高达第二电压电平的幅度的第一输出信号，其 中该升压电路的第一节点耦合至第一逻辑反相器的输入；以及第二逻辑反相器，其被配置 成产生具有最高达第二电压电平的幅度的第二输出信号，其中该升压电路的第二节点耦合 至第二逻辑反相器的输入。对于某些方面，第一或第二逻辑反相器中的至少一者包括互补 金属氧化物半导体（CMOS)反相器。
[0010] 根据某些方面，该升压电路一般包括第一电容器，其耦合至该升压电路的第一节 点并被配置成接收该输入信号的逻辑反相。该升压电路还可包括第二电容器，其耦合至该 升压电路的第二节点并被配置成接收该输入信号。
[0011] 根据某些方面，该升压电路由第三电压电平供电。第三电压电平可不同于或等于 第一电压电平。对于某些方面，第一和第二节点的电压值位于第一电压电平与第一和第三 电压电平之和之间（含第一电压电平以及第一和第三电压电平之和）。如果第一和第三电 压电平相同，则第一和第二节点的电压值位于第一电压电平与两倍第一电压电平之间（含 第一电压电平以及两倍第一电压电平）。
[0012] 根据某些方面，该升压电路包括第一和第二开关，它们被配置成在闭合时分别将 第三电压电平连接至该升压电路的第一和第二节点。该升压电路的第二节点可以是对第一 开关的控制，且该升压电路的第一节点可以是对第二开关的控制。对于某些方面，第一和第 二开关包括第一和第二n沟道金属氧化物半导体场效应晶体管（MOSFET)。第一晶体管（即， 第一n沟道M0SFET、或即NM0S)的栅极可耦合至该升压电路的第二节点，第一晶体管的源极 可耦合至该升压电路的第一节点，并且第一晶体管的漏极可耦合至第三电压电平。第二晶 体管（g卩，第二NM0S)的栅极可耦合至该升压电路的第一节点，第二晶体管的源极可耦合至 该升压电路的第二节点，并且第二晶体管的漏极可耦合至第三电压电平。
[0013] 对于某些方面，在电平移位电路中，某些晶体管的漏极和源极可彼此交换。例如， 第一晶体管的栅极可耦合至该升压电路的第二节点，第一晶体管的漏极可耦合至该升压电 路的第一节点，并且第一晶体管的源极可耦合至第一电压电平。作为另一示例，第二晶体管 的栅极可耦合至该升压电路的第一节点，第二晶体管的漏极可耦合至该升压电路的第二节 点，并且第二晶体管的源极可耦合至第一电压电平。
[0014] 根据某些方面，第二电压电平可高于第一电压电平。对于某些方面，第一输出信号 可以是第二输出信号的逻辑反相。对于某些方面，该输入信号的逻辑反相驱动第一逻辑反 相器的另一输入，和/或该输入信号驱动第二逻辑反相器的另一输入。
[0015] 根据某些方面，该升压电路的第一或第二节点被配置成在该输入信号变为动态之 前被初始化为起始值。
[0016] 根据某些方面，第三电压电平由第二电压电平供电且被配置成经由跟踪电路来跟 踪第二电压电平。该跟踪电路可包括P沟道MOSFET(PMOS)。该PMOS的源极可耦合至第二 电压电平，该PMOS的漏极可耦合至该PMOS的栅极，并且该PMOS的栅极可耦合至第三电压 电平。
[0017] 根据某些方面，该电平移位电路进一步包括：第一开关，其被配置成在闭合时将该 升压电路的第一节点连接至第一逻辑反相器的输入；第二开关，其被配置成在闭合时将该 升压电路的第二节点连接至第二逻辑反相器的输入；第三开关，其被配置成在闭合时将第 一逻辑反相器的输入短接至第一电压电平的基准电压电平；以及第四开关，其被配置成在 闭合时将第二逻辑反相器的输入短接至第一电压电平的基准电压电平。该基准电压电平可 以是例如地。对于某些方面，该输入信号可控制第一或第三开关中的至少一者的操作，和/ 或该输入信号的逻辑反相可控制第二或第四开关中的至少一者的操作。
[0018] 本公开的某些方面提供了电子信号转换器，诸如模数转换器（ADC)(例如， delta-sigma(A2)ADC)或数模转换器（DAC)。该转换器一般包括如上所述的电平移位电 路。例如，输入信号可以是用于该转换器的采样时钟信号。
[0019] 本公开的某些方面提供了 一种用于无线通信的装置。该装置一般包括至少一个发 射电路或接收电路，其一般包括如上所述的电平移位电路。
[0020] 本公开的某些方面提供了一种用于将输入信号从第一电压电平进行电平移位到 第二电压电平的方法。该方法一般包括：在AC耦合升压电路中推升输入信号，以使得该升 压电路的第一和第二节点具有大于或等于第一电压电平的电压值；以及从第一逻辑反相器 输出具有最高达第二电压电平的幅度的第一输出信号，其中该升压电路的第一节点耦合至 第一逻辑反相器的输入。对于某些方面，该方法进一步包括从第二逻辑反相器输出具有最 高达第二电压电平的幅度的第二输出信号，其中该升压电路的第二节点耦合至第二逻辑反 相器的输入。
[0021] 附图简述
[0022] 为了能详细理解本公开的以上陈述的特征所用的方式，可参照各方面来对以上简 要概述的内容进行更具体的描述，其中一些方面在附图中解说。然而应该注意，附图仅解说 了本公开的某些典型方面，故不应被认为限定其范围，因为本描述可允许有其他等同有效 的方面。
[