一种应用于fir滤波器的分布式算法
【技术领域】
[0001] 本发明涉及数字滤波器（即FIR滤波器）领域，具体涉及一种应用于FIR滤波器的 分布式算法。
【背景技术】
[0002] 现有的FIR滤波器主要是应用在触摸控制电路中的，例如：现在市场上销售的触 摸屏控制电路CS9603产品中就用到了 FIR滤波器。目前，现有的FIR滤波器采用的是直接 型累加结构直接使用乘法器和加法器实现卷积运算，从而达到滤波目的。
[0003] 如附图1所示，是现有的FIR滤波器应用于外围线路的框图，其中滤波器配置 (fir_m Cu_if)模块是接收主控芯片发出的地址、数据、滤波器系数及使能等信息控制滤波 器的动作，采用标准时序。数据处理（Data_pr 〇CeSS)模块是按配置要求判断帧扫描、行扫 描、是否使用上下限值等信息，进行数据处理。
[0004] 由于ADC (数模转换）是9级流水线ADC，每级2位，所以总共是18位adc数据提 供给有线冲击响应（fir)模块，fir模块里面的时间对齐（time_align)模块寄存前面8级 的2位数据，等第9级的2位数据出来后，将前面寄存的数据与第9级的数据拼成18位数 据经过数据纠正（digital_correction)模块，去掉误差，生成有效的10位adc数据，以后 的话，每个adc时钟都有一个有效的adc数据。
[0005] 10位adc数据首先经过一个比较电路，比较其上下限，当超过上限时，用上限值表 示，当小于下限时，用下限值表示，如果落在区域内时，用原始值表示。此电路可以由软件控 制是否打开，默认情况是关闭的。
[0006] 10位adc数据乘以11位有符号滤波器系数，乘积是21位有符号数，这个21位有符 号数只是作为中间值，如果考虑用寄存器的话，那每个点都得有，32行乘以18列，得有576 个21位有符号寄存器，会浪费面积，最终实现是将21位有符号数写到fir_ Sram中，下次要 用的时候，在从fir_sram中读出来。
[0007] 每个adc时钟来一个有效的10位数据，在adc时钟的上升沿既要从fir_sram读 数据，又要写数据，对于单口 fir_Sram来说，是没有办法实现的。现在的实现方法是fir_ sram工作在adc时钟的2位频，如果adc是2. 5MHz，那么fir_sram工作在5MHz时钟域，在 adc时钟的前半周期从fir_Sram读出上次累加值，读出来的累加值与当前值乘以滤波器系 数相加，在adc时钟的后半周期写到fir_sram中。
[0008] 现有的FIR滤波器基本都采用卷积型、直接型结构设计的，这种结构需要组合多 个加法器、移位器和乘法器来实现。由于乘法器占用资源太大，该领域技术人员又相继提出 了应用移位相加单元来替代直接型中的乘法器，然而此种结构对现场可编程门阵列（FPGA) 的资源利用率太低。为了解决乘法器占用资源太大以及对FPGA资源利用率过低的问题 有一类处理方法是基于分布式算法的，这种二维算法采用了移位相加法来减少存储器的使 用，并增加了延时模块，避免因时序设计带来的混乱，来保证输出结果的正确性。也是由于 延时模块的加入，使用了太多的移位器，抵消了移位相加模块节省的存储器资源，实际上并 没有节省存储器资源和逻辑单元（LE )。
【发明内容】
[0009] 本发明的目的就是要解决【背景技术】中存在的问题，提供了一种应用于FIR滤波器 的分布式算法，该分布式算法是对现有的二维分布式算法的进一步改进，改进后的方法用 于设计FIR滤波器的新型结构，能够节省更多的逻辑单元和存储器资源。
[0010] 为了解决上述技术问题，本发明所采用的技术方案是：一种应用于FIR滤波器的 分布式算法，基于现有的FIR滤波器电路，包括模数转换模块、移位寄存器、串并模块、并串 模块和查找表模块，其特征在于，所述的分布式算法中还增加了二进制位权乘法模块，该分 布式算法包括以下步骤：（1)模拟输入信号X[η]输入到FIR滤波器中，模拟输入信号X[η] 经模数转换模块转换得到B位数字信号，其中B为正整数；（2)将所述的B位数字信号作 为输入数据进入移位寄存器，移位寄存器将处理结果送至串并模块；（3)所述串并模块将 输入数据传输到二进制位权乘法模块，该模块按照二进制权位进行重新排列输出至并串模 块；（4)所述并串模块将输入数据按照20, 21，……，2Β-1，分成B组bit流数据；（5)Β组bit 流数据分别进入到η组查找表模块同时进行查表和加法操作，并按照二维的DA算法公式
计算出B组输 出数据，即得出滤波后的输出信号Υ[η];公式中b表示输入数据的第b个比特位，B表示输 入数据的总比特位，η表示第η个数据，另外（N+l) /2=P*M，M为查找表的输入位数，P为每一 并串转换下查找表的个数，。
[0011] 本发明的有益效果是：本发明公开的分布式算法中采用二进制位权乘法模块 与FIR滤波器中的查找表模块结合，替代了现有分布式算法中采用的延时模块，实现了对 FPGA中的查找表资源的充分利用，节省了逻辑单元和存储器资源，节省了乘法器这类占用 较多资源的模块，充分高效的运用了 FPGA资源，在面积-速度间寻找了一个恰当的平衡点。
【附图说明】
[0012] 图1，现有的FIR滤波器应用于外围线路的框图； 图2,本发明【具体实施方式】中的FIR滤波器步骤流程框图。
【具体实施方式】
[0013] 下面结合附图来说明本发明的【具体实施方式】以及工作原理。
[0014] 如图2所示，是将本发明的分布式算法应用于现有FIR滤波器的步骤流程框 图，该方法的实现中还应用了二进制位权乘法模块，该分布式算法包括以下步骤：（1) 模拟输入信号X[n]输入到FIR滤波器中，模拟输入信号X[n]经模数转换模块转换得 到B位数字信号，其中B为正整数；（2)将所述的B位数字信号作为输入数据进入移位 寄存器。移位寄存器将处理结果送至串并模块；（3)所述串并模块将输入数据传输到 二进制位权乘法模块，该模块按照二进制权位进行重新排列输出至并串模块；（4)所 述并串模块将输入数据按照fd 1，……，2B \分成B组bit流数据；（5) B组bit流数 据分别进入到η组查找表模块同时进行查表和加法操作，并按照二维的DA算法公式
计算出B组输出数据，即得出滤波后的输出信号Y[n];公式中b表示输入数据的第b个 比特位，B表示输入数据的总比特位，η表示第η个数据；另外（N+l)/2=P*M，M为查找表的 输入位数，P为每一并串转换下查找表的个数，>〇, 1，1，"·，/Μ。
[0015] 实施例：本实施例以31阶FIR滤波器为例，模拟输入信号Χ[η]经过模数转换 得到8位数字信号，作为输入数据进入移位寄存器，移位寄存器组将处理结果送至串并模 块，将输入数据按照二进制权位进行重新排列输出至并串模块，并串模块将输入数据分成 8组bit流数据，分别进入查找表模块同时进行查表和加法操作，在进入二进制位权乘法 模块时，8个数据已准备就绪，需在一个周期内对8个数据同时处理，以避免与下一个周 期的数据冲突。将参数N=31，将N+1分解成P、M两个正整数的乘积，令m=0, 1，"·，Μ-1， ρ=0, 1，"^P-I ;Β=8(数字信号的位数），b=0, 1···，7; η表示第η个数据，将这些参数代入公
，得出输出 信号Υ[η]。
[0016] 本发明应用二进制位权乘法（*2η)模块，就能保证输出结果的正确性。否则，现有 的分布式算法的实现就需增加延时模块来保证输出结果的正确性。但延时模块的加入，使 用了太多的移位器，抵消了移位相加模块节省的存储器资源。本发明是为减少存储器资源 和逻辑单元的消耗，对延时和移位相加模块的进一步优化。
【主权项】
1. 一种应用于FIR滤波器的分布式算法，基于现有的FIR滤波器电路，包括模数转换模 块、移位寄存器、串并模块、并串模块和查找表模块，其特征在于，所述分布式算法中还应用 了二进制位权乘法模块，该分布式算法包括以下步骤： (1) 模拟输入信号X[n]输入到FIR滤波器中，模拟输入信号X[n]经模数转换模块转换 得到B位数字信号，其中B为正整数； (2) 将所述B位数字信号作为输入数据进入移位寄存器，移位寄存器将处理结果送至 串并申吴块； (3) 所述串并模块将输入数据传输到二进制位权乘法模块，该模块按照二进制权位进 行重新排列输出至并串模块； (4) 所述并串模块将输入数据按照2°，21，……，2B \分成B组bit流数据； (5) B组bit流数据分别进入到n组查找表模块同时进行查表和加法操作，并按照二组输出数据，即得出滤波后的输出信号Y[n];公式中b表示输入数据的第b个比特位，B表 示输入数据的总比特位，n表示第n个数据；另外（N+1)/2=P*M，N为滤波器阶数，M为查找 表的输入位数，P为每一并串转换下查找表的个数，>〇, 1，…，，1，P〇, 1，…，/M。
【专利摘要】本发明涉及数字滤波器领域，具体涉及一种应用于FIR滤波器的分布式算法，包括步骤：模拟输入信号X[n]经模数转换模块转换得到B位数字信号；将B位数字信号作为输入数据进入移位寄存器处理，处理结果送至串并模块；串并模块将输入数据传输到二进制位权乘法模块，按照二进制权位进行重新排列输出至并串模块；并串模块将输入数据按照20，21，……，2B-1，分成B组bit流数据；B组bit流数据分别进入到n组查找表模块同时进行查表和加法操作，并按照二维的DA算法公式？？？？？？？？？？？？？？？？？？？？？？？？？？？？？？？？？？？？？？？？？？？？？？？计算出B组输出数据，即得出滤波后的输出信号Y[n]。本发明节省了存储器资源和逻辑单元，充分运用了FPGA资源。
【IPC分类】H03H17/00
【公开号】CN105048994
【申请号】CN201510370425
【发明人】凌春丽, 顾文军, 陈长华, 徐佰新, 赵健
【申请人】无锡华润矽科微电子有限公司
【公开日】2015年11月11日
【申请日】2015年6月30日