低电压差分信号驱动电路的制作方法
【技术领域】
[0001]本发明关于一种低电压差分信号(LowVoltage Differential Signaling,LVDS)驱动电路，特别关于一种具有简单电路结构和高操作速度的低电压差分信号驱动电路。
【背景技术】
[0002]近年来，差分信号电路普遍地使用于数据传输领域，其包括:低电压差分信号(Low Voltage Differential Signaling，LVDS)、高清晰度多媒体接口 (High Definit1nMultimedia Interface，HDMI)，以及通用串行总线(Universal Serial Bus,USB)等等。差分信号电路具有节省功率消耗以及阻绝噪声的优点。然而，传统差分信号电路需要偏压电流，其由电流源所驱动。随着制程进步，电路的供应电压(Supply Voltage)逐渐变低，因此，前述电流源可能会有顶部空间(Head Room)不足的问题，并使得差分信号电路的输出范围受到很大局限。
【发明内容】
[0003]在较佳实施例中，本发明提供一种低电压差分信号驱动电路，根据一数据信号于一第一节点和一第二节点处产生一差分信号，其中该低电压差分信号驱动电路包括:一第一晶体管，具有一第一端和一第二端，其中该第一晶体管的该第一端耦接至一供应电位，而该第一晶体管的该第二端耦接至该第一节点，其中当该数据信号处于高逻辑电平时，该第一晶体管和一第一驱动器形成一第一电流镜，而当该数据信号处于低逻辑电平时，该第一晶体管和该第一驱动器不形成该第一电流镜，其中当该第一电流镜形成时，通过该第一晶体管的一电流于一异或逻辑运算结果为高逻辑电平时将比该电流于该异或逻辑运算结果为低逻辑电平时更大，其中该异或逻辑运算结果根据该数据信号和一延迟数据信号而产生；一第二晶体管，具有一第一端和一第二端，其中该第二晶体管的该第一端耦接至该供应电位，而该第二晶体管的该第二端耦接至该第二节点，其中当该数据信号处于低逻辑电平时，该第二晶体管和一第二驱动器形成一第二电流镜，而当该数据信号处于高逻辑电平时，该第二晶体管和该第二驱动器不形成该第二电流镜，其中当该第二电流镜形成时，通过该第二晶体管的一电流于该异或逻辑运算结果为高逻辑电平时将比该电流于该异或逻辑运算结果为低逻辑电平时更大，其中该异或逻辑运算结果根据该数据信号和该延迟数据信号而产生；一第三晶体管，具有一第一端和一第二端，其中该第三晶体管的该第一端耦接至一接地电位，而该第三晶体管的该第二端耦接至该第一节点，其中当该数据信号处于低逻辑电平时，该第三晶体管和一第三驱动器形成一第三电流镜，而当该数据信号处于高逻辑电平时，该第三晶体管和该第三驱动器不形成该第三电流镜，其中当该第三电流镜形成时，通过该第三晶体管的一电流于该异或逻辑运算结果为高逻辑电平时将比该电流于该异或逻辑运算结果为低逻辑电平时更大，其中该异或逻辑运算结果根据该数据信号和该延迟数据信号而产生；以及一第四晶体管，具有一第一端和一第二端，其中该第四晶体管的该第一端耦接至该接地电位，而该第四晶体管的该第二端耦接至该第二节点，其中当该数据信号处于高逻辑电平时，该第四晶体管和一第四驱动器形成一第四电流镜，而当该数据信号处于低逻辑电平时，该第四晶体管和该第四驱动器不形成该第四电流镜，其中当该第四电流镜形成时，通过该第四晶体管的一电流于该异或逻辑运算结果为高逻辑电平时将比该电流于该异或逻辑运算结果为低逻辑电平时更大，其中该异或逻辑运算结果根据该数据信号和该延迟数据信号而产生；其中该延迟数据信号通过延迟该数据信号一延迟时间而产生。
[0004]在一些实施例中，该第一驱动器和该第二驱动器分别包括:一第五晶体管，具有一控制端、一第一端以及一第二端，其中该第五晶体管的该控制端耦接至一第四节点，该第五晶体管的该第一端耦接至该供应电位，该第五晶体管的该第二端耦接至该第四节点，而该第四节点具有一第一恒定偏压电位；一第一电流吸收器，由该第四节点处汲取一第一电流；一第二电流吸收器，于一异或信号为高逻辑电平时由该第四节点处汲取一第二电流，且于该异或信号为低逻辑电平时不由该第四节点处汲取该第二电流，其中该异或信号根据该数据信号和该延迟数据信号的该异或逻辑运算结果而产生；以及一第一运算放大器，具有一负输入端、一正输入端以及一输出端，其中该第一运算放大器的该负输入端耦接至该第四节点，该第一运算放大器的该正输入端耦接至一第一驱动节点，而该第一运算放大器的该输出端根据该数据信号耦接至该第一运算放大器的该正输入端；其中该第一驱动器的该第一驱动节点耦接至该第一晶体管的一控制端，而该第二驱动器的该第一驱动节点耦接至该第二晶体管的一控制端。
[0005]在一些实施例中，该第一驱动器和该第二驱动器分别还包括:一第一切换器，具有一第一端和一第二端，其中该第一切换器的该第一端耦接至该第一运算放大器的该输出端；一第二切换器，具有一第一端和一第二端，其中该第二切换器的该第一端耦接至该第一切换器的该第二端，而该第二切换器的该第二端耦接至该接地电位；一第五切换器，具有一第一端和一第二端，其中该第五切换器的该第一端耦接至该第四节点，而该第五切换器的该第二端耦接至该第二电流吸收器，其中当该异或信号为高逻辑电平时，该第五切换器导通，而当该异或信号为低逻辑电平时，该第五切换器不导通；以及一第六晶体管，具有一控制端、一第一端以及一第二端，其中该第六晶体管的该控制端耦接至该第一切换器的该第二端，该第六晶体管的该第一端耦接至该供应电位，而该第六晶体管的该第二端耦接至该第一驱动节点。
[0006]在一些实施例中，在该第一驱动器中，当该数据信号处于低逻辑电平时，该第一切换器导通且该第二切换器不导通，而当该数据信号处于高逻辑电平时，该第一切换器不导通且该第二切换器导通；其中在该第二驱动器中，当该数据信号处于高逻辑电平时，该第一切换器导通且该第二切换器不导通，而当该数据信号处于低逻辑电平时，该第一切换器不导通且该第二切换器导通。
[0007]在一些实施例中，该第二电流吸收器为一可变电流吸收器，而该第二电流根据该第一节点和该第二节点之间的一电位差来进行调整。
[0008]在一些实施例中，该低电压差分信号驱动电路还包括:一电容器，具有一第一端和一第二端，其中该电容器的该第一端用于接收该第一节点和该第二节点之间的该电位差；一第七切换器，具有一第一端和一第二端，其中该第七切换器的该第一端耦接至该电容器的该第二端，而该第七切换器的该第二端耦接至该接地电位，其中当一转换边缘信号为高逻辑电平时，该第七切换器导通，而当该转换边缘信号为低逻辑电平时，该第七切换器不导通；一第八切换器，具有一第一端和一第二端，其中该第八切换器的该第一端耦接至该电容器的该第二端，其中当一延迟转换边缘信号为高逻辑电平时，该第八切换器导通，而当该迟转换边缘信号为低逻辑电平时，该第八切换器不导通，其中该延迟转换边缘信号通过延迟该转换边缘信号一延迟时间而产生；以及一第三运算放大器，具有一正输入端、一负输入端以及一输出端，其中该第三运算放大器的该正输入端耦接至该第八切换器的该第二端，该第三运算放大器的该负输入端耦接至该接地电位，而该第三运算放大器的该输出端根据该延迟转换边缘信号选择性地耦接或不耦接至该第二电流源。
[0009]在一些实施例中，该第三运算放大器的该负输入端经由一参考电压源耦接至该接地电位。
[0010]在一些实施例中，该第三运算放大器的该负输入端和该正输入端之间具有一输入偏移电压。
[0011]在一些实施例中，该转换边缘信号根据一与逻辑运算结果而产生，其中该与逻辑运算结果根据该数据信号和该延迟数据信号的反相逻辑而产生。
[0012]在一些实施例中，该转换边缘信号根据一与逻辑运算结果而产生，其中该与逻辑运算结果根据该延迟数据信号和该数据信号的反相逻辑而产生。
[0013]在一些实施例中，该第三驱动器和该第四驱动器分别包括:一第七晶体管，具有一控制端、一第一端以及一第二端，其中该第七晶体管的该控制端耦接至一第六节点，该第七晶体管的该第一端耦接至该接地电位，该第七晶体管的该第二端耦接至该第六节点，而该第六节点具有一第二恒定偏压电位；一第一电流源，注入一第一电流至该第六节点；一第二电流源，当一异或信号为高逻辑电平时，注入一第二电流至该第六节点，而当该异或信号为低逻辑电平时，不注入该第二电流至该第六节点，其中该异或信号根据该数据信号和该延迟数据信号的该异或逻辑运算结果而产生；以及一第二运算放大器，具有一负输入端、一正输入端以及一输出端，其中该第二运算放大器的该负输入端耦接至该第六节点，该第二运算放大器的该正输入端耦接至一第二驱动节点，而该第二运算放大器的该输出端根据该数据信号耦接至该第二运算放大器的该正输入端；其中该第三驱动器的该第二驱动节点耦接至该第三晶体管的一控制端，而该第四驱动器的该第二驱动节点耦接至该第四晶体管的一控制端。
[0014]在一些实施例中，该第三驱动器和该第四驱动器分别还包括:一第四切换器，具有一第一端和一第二端，其中该第四切换器的该第一端耦接至该第二运算放大器的该输出端；一第三切换器，具有一第一端和一第二端，其中该第三切换器的该第一端耦接至该第四切换器的该第二端，而该第三切换器的该第二端耦接至该供应电位；一第六切换器，具有一第一端和一第二端，其中该第六切换器的该第一端耦接至该第六节点，而该第六切换器的该第二端耦接至该第二电流源，其中当该异或信号为高逻辑电平时，该第六切换器导通，而当该异或信号为低逻辑电平时，该第六切换器不导通；以及一第八晶体管，具有一控制端、一第一端以及一第二端，其中该第八晶体管的该控制端耦接至该第四切换器的该第二端，该第八晶体管的该第一端耦接至该接地电位，而该第八晶体管的该第二端耦接至该第二驱动节点。
[0015]在一些实施例中，在该第三驱动器中，当该数据信号处于高逻辑电平时，该第三切换器导通且该第四切换器不导通，而当该数据信号处于低逻辑电平时，该第三切换器不导通且该第四切换器导通；其中在该第四驱动器中，当该数据信号处于低逻辑电平时，该第三切换器导通且该第四切换器不导通，而当该数据信号处于高逻辑电平时，该第三切换器不导通且该第四切换器导通。
[0016]在一些实施例中，该第二电流源为一可变电流源，而该第二电流根据该第一节点和该第二节点之间的一电位差来进行调整。
[0017]在一些实施例中，该低电压差分信号驱动电路还包括:一电容器，具有一第一端和一第二端，其中该电容器的该第一端用于接收该第一节点和该第二节点之间的该电位差；一第七切换器，具有一第一端和一第二端，其中该第七切换器的该第一端耦接至该电容器的该第二端，而该第七切换器的该第二端耦接至该接地电位，其中当一转换边缘信号为高逻辑电平时，该第七切换器导通，而当该转换边缘信号为低逻辑电平时，该第七切换器不导通；一第八切换器，具有一第一端和一第二端，其中该第八切换器的该第一端耦接至该电容器的该第二端，其中当一延迟转换边缘信号为高逻辑电平时，该第八切换器导通，而当该迟转换边缘信号为低逻辑电平时，该第八切换器不导通，其中该延迟转换边缘信号通过延迟该转换边缘信号一延迟时间而产生；以及一第三运算放大器，具有一正输入端、一负输入端以及一输出端，其中该第三运算放大器的该正输入端耦接至该第八切换器的该第二端，该第三运算放大器的该负输入端耦接至该接地电位，而该第三运算放大器的该输出端根据该延迟转换边缘信号选择性地耦接或不耦接至该第二电流源。
[0018]在一些实施例中，该第三运算放大器的该负输入端经由一参考电压源耦接至该接地电位。
[0019]在一些实施例中，该第三运算放大器的该负输入端和该正输入端之间具有一输入偏移电压。
[0020]在一些实施例中，该转换边缘信号根据一与逻辑运算结果而产生，其中该与逻辑运算结果根据该数据信号和该延迟数据信号的反相逻辑而产生。
[0021]在一些实施例中，该转换边缘信号根据一与逻辑运算结果而产生，其中该与逻辑运算结果根据该延迟数据信号和该数据信号的反相逻辑而产生。
[0022]本发明所提的低电压差分信号驱动电路至少具有下列优点，较传统设计更为先进:(1)省略电流源和电流吸收器的设计；(2)增加顶部空间及增广输出范围；(3)可适用于先进制程中极低供应电压的各种应用产品；(4)加快操作速度；(5)减少制造成本；以及
(6)提升高数据传输速率下的信号品质。
【附图说明】
[0023]图1是显不根据本发明一实施例所述的低电压差分信号(Low VoltageDifferential Signaling，LVDS)驱动电路的示意图；
[0024]图2A是显