一种逐次逼近型模数转换电路及具该电路的电子设备的制造方法
【技术领域】
[0001]本发明涉及电力电子技术领域，特别涉及一种逐次逼近型模数转换电路及具该电路的电子设备。
【背景技术】
[0002]随着数字技术的飞速发展，数字交流转直流(Alternating Current to DirectCurrent，简称AC/DC)电源得到广泛应用。相对传统的模拟电源，采用数字算法控制的开关电源具有控制灵活、便于集成、效率高、绿色环保等特点。模数转换器(Analog to DigitalConverter,简称ADC)作为模拟信号与数字信号的接口电路，可以直接监测AC/DC电源输入信号的变化，并将模拟量转换为数字量，提供内部数字逻辑做相关运算和控制处理，ADC性能的高低，直接影响到AC/DC电源整体性能的发挥。应用于数字AC/DC电源中的ADC在面积、功耗和精度等方面存在严格约束。逐次逼近型模数转换器(Successive approximat1nA/D Converter，简称SAR ADC)是一种低采样率、中等以上精度的ADC，具有尺寸小、功耗低、结构简单等优点。根据其系统内部数模转换器(Digital — to — Analog Converter，简称DAC)信号处理方式与结构的不同，可以将SAR ADC分为三类，电压型、电流型、电荷型。电压型结构的SAR ADC具有单调性和等值电阻，面积大，容易受寄生电容的影响，功耗大；电流型SAR ADC速度快，不受开关寄生电容影响，元件范围大，功耗大，非单调；电荷型SAR ADC速度快，精度高，功耗低，元件范围大，非单调。
[0003]因此，在发明人设计逐次逼近型模数转换电路过程中，发现现有技术中至少存在如下问题:
[0004]现有技术中逐次逼近型模数转换电路设计结构复杂，功耗大。
【发明内容】
[0005]鉴于上述问题，提出了本发明以便提供一种克服上述问题或者至少部分地解决上述问题的，本发明的技术方案是这样实现的:
[0006]—方面，本发明提供了一种逐次逼近型模数转换电路，包括:数模转化器，比较器，逐次逼近型寄存器和逻辑控制电路；
[0007]所述数模转化器用于将采集到的数字信号转化为模拟信号，并将所述模拟信号发送到所述比较器输入端；
[0008]所述比较器用于将所述接收到的模拟信号进行比较，输出一个二进制值给所述逐次逼近型寄存器；
[0009]所述逐次逼近型寄存器用于存储所述比较器输出的二进制值，并生成所述逐次逼近型模数转换电路内部控制信号，并将所述控制信号发送到所述逻辑控制电路；
[0010]所述逻辑控制电路用于调整所述控制信号的驱动能力，并将所述调整后的控制信号发送给所述数模转化器，以便实现对应控制功能。
[0011 ] 优选地，所述数模转化器采用分段电容结构。
[0012]优选地，所述数模转化器包括:第一电容Cl，第二电容C2，第三电容Cmsbp，第四电容Clsbp,第五电容QSBn，第六电容CMSBn，第七电容Cal，第八电容Ca2，第一开关S1，第二开关S。，第三开关S，第四开关S1P?5P，第五开关S6p?1()p，第六开关S(jp，第七开关Sln?5n，第八开关S6n?ICln，弟九开关Scin;
[0013]所述第一电容Cl 一端接所述第六开关Sw—端，所述第一电容Cl另一端接所述比较器负向输入端、所述第三电容Cmsbp、所述第七电容Cal、第二开关S。与第三开关S的连接端;
[0014]所述第六开关Sidp另一端接电压V INP端侧，所述第六开关S m第三端接电压V ?端侧；
[0015]所述第三电容Cmsbp另一端接所述第五开关S 6P?1(:P—端；所述第五开关S 6P?1(]P另一端接电压V?fp，所述第五开关S6P? 1(]P第三端接电压V eM端侧；
[0016]所述第四电容Qsbp—端接所述第四开关S 1P?5P—端；所述第四电容C 另一端接所述第七电容Cal—端；
[0017]所述第四开关S1P?5P另一端接电压V refp，所述第四开关S1P?5P第三端接电压V ?端侧；
[0018]所述第二开关S。另一端接所述第四开关S 1??^与所述第四电容C 连接端；
[0019]所述第三开关S另一端接所述比较器正相输入端，所述第二电容C2，所述第六电容CMSBn，所述第八电容Ca2，所述第一开关S1连接端；
[0020]所述第二电容C2另一端接所述第九开关3。?一端；所述第九开关Slta另一端接电压VINN，所述第九开关Ste第三端接电压V εΜ端侧；
[0021]所述第六电容CMSBn另一端接所述第八开关S 6n?1(:n—端；所述第八开关S 6n?1(]n另一端电压v?fn，所述第八开关S6n?1(]n第三端接电压V eM端侧；
[0022]所述第八电容Ca2另一端接所述第五电容C ^一端；所述第五电容C ^另一端接所述第七开关Sln?5?与所述第一开关S i连接端；
[0023]所述第七开关Sln^5n另一端电压V refn,所述第七开关Sln?5n第三端接电压V ?端侧。
[0024]优选地，采用单位耦合电容连接高低段电容阵列。
[0025]优选地，所述比较器采用输出失调存储技术。
[0026]本发明提供了一种电子设备，包括:逐次逼近型模数转换电路；该电路包括:数模转化器，比较器，逐次逼近型寄存器和逻辑控制电路；
[0027]所述数模转化器用于将采集到的数字信号转化为模拟信号，并将所述模拟信号发送到所述比较器输入端；
[0028]所述比较器用于将所述接收到的模拟信号进行比较，输出一个二进制值给所述逐次逼近型寄存器；
[0029]所述逐次逼近型寄存器用于存储所述比较器输出的二进制值，并生成所述逐次逼近型模数转换电路内部控制信号，并将所述控制信号发送到所述逻辑控制电路；
[0030]所述逻辑控制电路用于调整所述控制信号的驱动能力，并将所述调整后的控制信号发送给所述数模转化器，以便实现对应控制功能。
[0031]优选地，所述数模转化器采用分段电容结构。
[0032]优选地，所述数模转化器包括:第一电容Cl，第二电容C2，第三电容Cmsbp，第四电容Clsbp,第五电容QSBn，第六电容CMSBn，第七电容Cal，第八电容Ca2，第一开关S1，第二开关S。，第三开关S，第四开关S1P?5P，第五开关S6p?1()p，第六开关S(jp，第七开关Sln?5n，第八开关S6n?ICln，弟九开关Scin;
[0033]所述第一电容Cl 一端接所述第六开关Sw—端，所述第一电容Cl另一端接所述比较器负向输入端、所述第三电容Cmsbp、所述第七电容Cal、第二开关S。与第三开关S的连接端;
[0034]所述第六开关Sidp另一端接电压V INP端侧，所述第六开关S m第三端接电压V ?端侧；
[0035]所述第三电容Cmsbp另一端接所述第五开关S 6P?1QP—端；所述第五开关S 6P?1QP另一端接电压V?fp，所述第五开关S6P? 1(]P第三端接电压V eM端侧；
[0036]所述第四电容Qsbp—端接所述第四开关S 1P?5P—端；所述第四电容C 另一端接所述第七电容Cal—端；
[0037]所述第四开关S1P?5P另一端接电压V refp，所述第四开关S1P?5P第三端接电压V ?端侧；
[0038]所述第二开关S。另一端接所述第四开关S 1??^与所述第四电容C 连接端；
[0039]所述第三开关S另一端接所述比较器正相输入端，所述第二电容C2，所述第六电容CMSBn，所述第八电容Ca2，所述第一开关S1连接端；
[0040]所述第二电容C2另一端接所述第九开关3。?一端；所述第九开关S另一端接电压VINN，所述第九开关Ste第三端接电压V εΜ端侧；
[0041]所述第六电容CMSBn另一端接所述第八开关S 6n?1(:n—端；所述第八开关S 6n?1(]n另一端电压v?fn，所述第八开关S6n?1(]n第三端接电压V eM端侧；
[0042]所述第八电容Ca2另一端接所述第五电容C ^一端；所述第五电容C ^另一端接所述第七开关Sln?5?与所述第一开关S i连接端；
[0043]所述第七开关Sln^5n另一端电压V refn,所述第七开关Sln?5n第三端接电压V ?端侧。
[0044]优选地，采用单位耦合电容连接高低段电容阵列。
[0045]优选地，所述比较器采用输出失调存储技术。
[0046]本发明的技术方案通过采用分段电容结构数模转化器以及优化逐次逼近型寄存器和逻辑控制电路，使得电路结构设计简化，功耗降低；采用单位耦合电容连接高低段电容阵列，提高了电路转化精度；采用输出失调存储技术减小所述比较器工作过程中的随机失调。
【附图说明】
[0047]图1为本发明实施例提供的一种逐次逼近型模数转换电路结构示意图；