数字-模拟转换器以及数字-模拟转换装置的制造方法
【技术领域】
[0001] 本发明涉及一种将数字输入信号转换为模拟输出信号的数字-模拟转换器以及 在进行Delta-Sigma(A Σ)调制后进行数字-模拟转换的数字-模拟转换装置。
【背景技术】
[0002] 图1表示开关电容滤波器（SCF)型的基于Δ Σ调制方式的数字-模拟转换装 置（以下也称为SCF型Δ XDAC。）。如图1所示，SCF型Δ XDAC 100具备：Δ Σ调制器 101，其对输入的数字数据进行Δ Σ调制；DWA(Data-Weighted-Averag ing :数据加权平 均）处理部102,其将从Δ Σ调制器101输出的PDM(脉冲密度调制）信号转换为温度计码 (thermometer code)，并且将该温度计码轮流输出；以及SCF 103,其被输入从DWA处理部 102输出的数字数据。SCF型Δ XDACIOO是将被输入的数字数据转换为模拟数据并输出的 设备。
[0003] 对于面向高端用途的音频用Δ XDAC，特别要求高SN比，为此需要抑制Δ Σ调制 器101中的系统噪声以及SCF 103中的kT/C噪声（开关热噪声）等。在Δ Σ调制器101 中，通过其噪声整形（noise shaping)特性能够使低频的噪声向高频的噪声偏移，因此能够 减少频带内的噪声量。
[0004] Λ Σ调制器101的SN比由次数L、过采样率（OSR)M以及输出比特数B决定。式 (1)表示该SN比的计算式。
[0005] [数 1]
[0006；
[0007] 为了实现Δ Σ调制器101的高性能化，能够通过特别地增大OSR来大幅地提高SN 比。在专利文献1中公开了使用高OSR的Δ XDAC。在图2中表示三阶Δ Σ调制器的噪声 整形特性以及使OSR加倍时的噪声整形特性。如图2所示，通过使OSR加倍，能够抑制频带 内（fb = 20kHz内）的噪声量。
[0008] 此外，例如在专利文献2中公开了具备开关电容电路的Δ Σ调制器。另外，在专 利文献3中公开了具备Δ Σ调制器的Δ Σ型D/A转换器。
[0009] 专利文献1 :日本特表2006-524362号公报
[0010] 专利文献2 :日本特开2006-211045号公报
[0011] 专利文献3 :日本特开2008-35038号公报
[0012] 专利文献4 :日本特开2012-015615号公报
【发明内容】
[0013] 发明要解决的问题
[0014] 然而，由于使OSR增大而模拟部的消耗电流增大。在DAC的SCF中，使用相对于采 样频率（fs)而言过采样的时钟（Fs = OSR · fs)来使SCF进行动作，因此提高OSR而模拟 时钟速率（analog clock rate)增大。因此，需要使在SCF中使用的运算放大器的频带扩 展。伴随着运算放大器的宽频带化，运算放大器的转换速率（dV/dt)上升，调节时间缩短， 因此结果导致消耗电流增大。式（2)表示转换速率与消耗电流之间的关系式。
[0015] [数 2]
[0016]
[0017] 如式（2)所示，用转换速率与负载电容之积表示消耗电流。在SCF中使用的一般 的运算放大器为二阶放大器等结构，因此负载是固定的，消耗电流与转换速率成比例。也就 是说，由于提高A Σ调制器的OSR而使数字数据高速化，从而模拟速率也提高，其结果，模 拟部的消耗电流增大。
[0018] 本发明将数字数据进行二分割并对各自的数据速率进行下采样（down sampling)，与两个数据通路对应地具备两个模拟分段并使两个模拟分段进行时间交 叉（time-inter-leaved)动作，由此能够使模拟部的各速率相对于原始的过采样的速率 (0SR · fs)减半（0SR · fs/2)。
[0019] 在此，时间交叉是如专利文献4所公开的那样主要在模拟-数字转换装置等中使 用的技术，但是对将时间交叉应用于数字-模拟转换装置的结构没有任何公开。
[0020] 本发明是鉴于这样的问题而完成的，其目的在于提供一种对于△ Σ的高OSR化能 够使模拟部的消耗电流比以往低的SCF型△ Σ数字-模拟转换装置。
[0021] 用于解决问题的方案
[0022] 本发明的第一发明所记载的数字-模拟转换器的特征在于，具备：第一模拟分段 部，其包括第一采样开关组和第一采样电容组，上述第一采样电容组的多个电容元件在采 样阶段与第一数字信号的信号水平相应地被充电；第二模拟分段部，其包括第二采样开关 组和第二采样电容组，上述第二采样电容组的多个电容元件在采样阶段与第二数字信号的 信号水平相应地被充电；以及运算部，其包括运算放大器和积分电容，在积分阶段，该运算 部根据上述第一采样电容组的各电容元件的充电电压或者上述第二采样电容组的各电容 元件的充电电压来输出模拟信号，其中，在上述第一模拟分段部和上述第二模拟分段部中， 在一方的模拟分段部为上述采样阶段时，另一方的模拟分段部为上述积分阶段。
[0023] 本发明的第二发明所记载的数字-模拟转换器为本发明的第一发明所记载的数 字-模拟转换器，其特征在于，上述第一采样开关组在上述采样阶段被切换为将上述第一 模拟分段部与输入上述第一数字信号的输入端子及基准电压连接，在上述积分阶段被切换 为将上述第一模拟分段部与上述运算部连接，上述第二采样开关组在上述采样阶段被切换 为将上述第二模拟分段部与输入上述第二数字信号的输入端子及基准电压连接，在上述积 分阶段被切换为将上述第二模拟分段部与上述运算部连接。
[0024] 本发明的第三发明所记载的数字-模拟转换装置的特征在于，具备：Δ_Σ调制 器；数据加权平均处理部，其与上述Δ-Σ调制器电连接；以及第一发明或第二发明所记载 的数字-模拟转换器，其与上述数据加权平均处理部电连接。
[0025] 本发明的第四发明所记载的数字-模拟转换装置的特征在于，具备：Δ_Σ调制 器；2抽头数字有限脉冲响应滤波器，其与上述Δ-Σ调制器电连接；数据加权平均处理部， 其与上述2抽头数字有限脉冲响应滤波器电连接；以及第一发明或第二发明所记载的数 字-模拟转换器，其与上述数据加权平均处理部电连接。
[0026] 本发明的第五发明所记载的数字-模拟转换装置的特征在于，具备：Δ-Σ调制 器；数据加权平均处理部，其与上述Δ-Σ调制器电连接；2抽头模拟有限脉冲响应滤波器， 其与上述数据加权平均处理部电连接；以及第一发明或第二发明所记载的数字-模拟转换 器，其与上述2抽头模拟有限脉冲响应滤波器电连接。
[0027] 本发明的第六发明所记载的数字-模拟转换器的特征在于，具备：三个以上的模 拟分段部，各模拟分段部包括采样开关组和采样电容组，在采样阶段，模拟分段部与输入数 字信号的输入端子及基准电压连接，上述采样电容组的多个电容元件与输入的上述数字信 号的信号水平相应地被充电；以及运算部，其包括运算放大器和积分电容，在积分阶段，该 运算部与三个以上的上述模拟分段部中的某一个上述模拟分段部连接，根据所连接的该模 拟分段部的上述采样电容组的各电容元件的充电电压来输出模拟信号，其中，上述三个以 上的模拟分段部被分别依次输入上述数字信号，在上述三个以上的模拟分段部中，在第一 模拟分段部为采样阶段时，第二模拟分段部为积分阶段，其它的模拟分段部为不与上述基 准电压、上述输入端子以及上述运算部连接的空闲阶段。
[0028] 本发明的第七发明所记载的数字-模拟转换器为本发明的第六发明所记载的数 字-模拟转换器，