调整输出信号的占空比的放大电路的制作方法
【专利说明】调整输出信号的占空比的放大电路
[0001]相关申请的交叉引用
[0002]本申请要求2014年5月8日向韩国知识产权局提交的申请号为10-2014-0054926的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
[0003]本发明的实施例总体而言涉及一种半导体装置，且更具体而言，在一个或多个实施例中，涉及一种能缓冲或放大输入信号的放大电路以及利用所述放大电路的系统。
【背景技术】
[0004]在一个器件(例如，主器件)控制其它器件(例如，从器件)的电子系统中，主器件将控制信号和数据经由多个总线发送至从器件，并且从器件将数据经由多个总线发送至主器件。
[0005]如上所述，主器件和从器件响应于从其它器件传送的信号来操作。通常，主器件包括用于接收从器件传送的信号的接收电路，并且从器件包括用于接收主器件传送的信号的接收电路。
[0006]接收电路可以包括能够缓冲和/或放大传送的信号的放大电路。接收电路可以将作为从其它器件传送的信号的输入信号放大，并且产生可以被传送至接收输入信号的器件的内部电路的输出信号。
[0007]在放大电路处，从输入信号产生的输出信号应当在允许的范围内，使得控制信号和数据可以在主器件和从器件之间无误地传送。然而，诸如工艺变化和电压变化的各种因素可能引起错误。
【发明内容】
[0008]在本发明的一个实施例中，一种放大电路可以包括:输出节点，被配置成输出其电压电平作为输出信号；输入部分，被配置成响应于输入信号来改变输出节点的电压电平；第一负载部分和第二负载部分，与输出节点耦接；以及占空比调整部分，耦接在第一负载部分与第二负载部分之间，并且被配置成将校正电流提供至输出节点。
[0009]在本发明的一个实施例中，一种放大电路可以包括:输出节点，被配置成输出其电压电平作为输出信号；输入部分，与第一电压供应节点耦接，并且被配置成响应于输入信号来改变输出节点的电压电平；彼此耦接的第一负载部分和第二负载部分，其中，第一负载部分与输出节点耦接，第二负载部分与第二电压供应节点耦接；以及占空比调整部分，其经由第一负载部分与输出节点耦接，并且被配置成提供校正电流。
[0010]在本发明的一个实施例中，一种放大电路可以包括:输出节点，被配置成输出其电压电平作为输出信号；占空比调整部分，被配置成将占空比校正电流提供至输出节点；以及第一负载部分，被配置成将输出节点与占空比调整部分电连接，并且提供输出节点与占空比调整部分之间的间接电连接。
【附图说明】
[0011]结合附图来描述本发明的特点、方面和实施例，其中:
[0012]图1是图示根据本发明的一个实施例的放大电路的电路图；
[0013]图2是图示图1中所示的占空比调整部分的框图；
[0014]图3是图示图2中所示的电流控制单元的电路图；
[0015]图4是图示根据本发明的一个实施例的放大电路的电路图；
[0016]图5是图示根据本发明的一个实施例的放大电路的电路图；
[0017]图6是图示根据本发明的一个实施例的放大电路的电路图；
[0018]图7是图示根据本发明的一个实施例的放大电路的电路图；以及
[0019]图8是图示根据本发明的一个实施例的系统的示意性框图。
【具体实施方式】
[0020]参见图1，根据本发明的一个实施例的放大电路I可以包括:输入部分110、第一负载部分120、第二负载部分130以及占空比调整部分140。放大电路I可以接收输入信号IN和INB，并且响应于输入信号IN和INB来产生输出信号OUT和0UTB。例如，输入部分110可以接收输入信号IN和INB，并且响应于输入信号IN和INB来改变输出节点ONl和0N2的电压电平。参见图1，输入部分110可以与第一电压节点电耦接，所述第一电压节点是放大电路I接收电源电压VDD的节点，并且输入部分110可以通过根据输入信号IN和INB来调整流至输出节点ONl和0N2的电流量来改变输出节点ONl和0N2的电压电平。输出信号OUT和OUTB可以从输出节点ONl和0N2中产生。例如，输出信号OUT和OUTB的电平是输出节点ONl和0N2的电压电平。
[0021]第一负载部分120和第二负载部分130可以经由多个节点A和B彼此电耦接。在本发明的实施例中，第一负载部分120和第二负载部分130可以并联电连接。第一负载部分120可以与输出节点ONl和0N2以及节点A和B耦接。第二负载部分130可以与节点A和B以及第二电压节点耦接，所述第二电压节点是放大电路I接收接地电压的节点。
[0022]占空比调整部分140可以与第一负载部分120和第二负载部分130之间的节点A和B并联电耦接。占空比调整部分140可以与第一负载部分120和第二负载部分130并联电耦接。占空比调整部分140可以将校正电流1Fl和10F2提供至在第一负载部分120与第二负载部分130之间的节点A和B。占空比调整部分140可以经由第一负载部分120与输出节点ONl和0N2电耦接。换言之，占空比调整部分140不与输出节点ONl和0N2直接连接。因此，即使占空比调整部分140具有高阻抗，上述配置也可以最小化可能由占空比调整部分140引起的在输出节点ONl和0N2处的阻抗变化。
[0023]参见图1，第一负载部分120的电阻值可以比第二负载部分130的电阻值更高。基本上，输出节点ONl和0N2的阻抗可以通过第一负载部分120和第二负载部分130的电阻值来确定。当第一负载部分120的电阻值被设定成比第二负载部分130的电阻值更高时，即使在占空比调整部分140具有高阻抗的情况下，也可以最小化可能由占空比调整部分140引起的在输出节点ONl和0N2处的阻抗变化。
[0024]参见图1，输入信号IN和INB可以包括第一输入信号IN和第二输入信号INB。输出信号OUT和OUTB可以包括第一输出信号OUT和第二输出信号OUTB。此外，输出节点ONl和0N2可以包括用于输出第一输出信号OUT的第一输出节点ONl、和用于输出第二输出信号OUTB的第二输出节点0N2。输入部分110可以包括第一晶体管Tl、第二晶体管T2和第三晶体管T3。第一晶体管Tl至第三晶体管T3可以是PMOS晶体管。输入信号IN和INB可以包括第一输入信号IN和第二输入信号INB。第一晶体管Tl可以在其栅极处接收第一输入信号IN。第一晶体管Tl的源极可以与第三晶体管T3的漏极电耦接。第一晶体管Tl的漏极可以与第二输出节点0N2电耦接。第二晶体管T2可以在其栅极处接收第二输入信号INB。第二晶体管T2的源极可以与第三晶体管T3的漏极电耦接。第二晶体管T2的漏极可以与第一输出节点ONl电耦接。第三晶体管T3可以在其栅极处与接地电压电耦接，在其源极处与电源电压VDD电耦接，以及在其漏极处与第一晶体管Tl和第二晶体管T2的源极电耦接。
[0025]第一负载部分120可以包括第一电阻器Rl和第三电阻器R3，第二负载部分130可以包括第二电阻器R2和第四电阻器R4。第一电阻器Rl和第三电阻器R3可以具有彼此相同的电阻值，第二电阻器R2和第四电阻器R4可以具有彼此相同的电阻值。第一电阻器Rl可以电耦接在第二输出节点0N2与第二电阻器R2之间，第二电阻器R2可以电耦接在第一电阻器Rl与接地电压