全差分放大器的制造方法
【技术领域】
[0001]本发明涉及放大器领域，具体而言，涉及一种全差分放大器。
【背景技术】
[0002]全差分放大器通常包括差模运算放大器和共模运算放大器。在全差分放大器中，如果输出共模值偏高，全差分放大器中的电路会存在一个“死锁”状态，导致全差分放大器功能失效。一般地，在共模运算放大器的作用下，如果共模反馈的反馈信号CMFB降低，会使得全差分放大器的两级运放的第一级输出的两个晶体管关断。由于运放输出端的共模值偏高，全差分放大器输入端的电压也会偏高，如果全差分放大器输入端的电压高于某个阈值，则差模运算放大器的输入对管将关断。此时，全差分放大器的两级运放的第一级输出将处于浮动的高阻状态，电压不定。如果第一级输出的两个晶体管的输入电压低于一定阈值，则全差分放大器的两级运放的第二级输入的两个晶体管将被关断。由于尾电流的偏置电流持续存在，全差分放大器的输出电压将会维持在电源电压附近，全差分放大器中电路的功能失效，且无法恢复。
[0003]根据上述描述可以看出，现有技术中全差分放大器中的电路容易产生“死锁”状态，导致全差分放大器中电路的功能失效，使得全差分放大器运行不稳定。
[0004]针对现有技术中由于全差分放大器中电路的功能失效导致全差分放大器运行不稳定的问题，目如尚未提出有效的解决方案。
【发明内容】
[0005]本发明的主要目的在于提供一种全差分放大器，以解决现有技术中由于全差分放大器中电路的功能失效导致全差分放大器运行不稳定的问题。
[0006]为了实现上述目的，根据本发明的一个方面，提供了一种全差分放大器。根据本发明的全差分放大器包括差模运算放大器，差模运算放大器包括:第一晶体管；第二晶体管；第一输出晶体管，第一输出晶体管的输入端与第一晶体管和第二晶体管分别相连接；以及电流支路，电流支路的电流输出端与第一输出晶体管的输入端相连接，电流支路用于向第一输出晶体管的输入端输入电流。
[0007]进一步地,第一晶体管包括第一 PMOS管,第二晶体管包括第二 PMOS管,其中,第一输出晶体管包括:第一 NMOS管，第一 NMOS管的漏极与第一 PMOS管的源极相连接；以及第二 NMOS管，第二 NMOS管的漏极与第二 PMOS管的源极相连接，其中，第一 NMOS管的栅极与第二 NMOS管的栅极相连接。
[0008]进一步地，电流支路包括:第一子电流支路，第一子电流支路的输出端与第一NMOS管的漏极相连接，第一子电流支路用于向第一 NMOS管的漏极输入电流；以及第二子电流支路，第二子电流支路的输出端与第二 NMOS管的漏极相连接，第二子电流支路用于向第二 NMOS管的漏极输入电流。
[0009]进一步地，第一子电流支路与第二子电流支路所包含的元器件相同。
[0010]进一步地，全差分放大器为通过集成电路形成的全差分放大器。
[0011]进一步地，全差分放大器包括电源输入端，电源输入端用于向全差分放大器提供电能。
[0012]进一步地，电流支路的输入端与电源输入端相连接，电流支路用于通过电源输入端向第一输出晶体管的输入端输入电流。
[0013]进一步地，全差分放大器还包括:共模反馈支路；以及共模运算放大器，共模运算放大器与差模运算放大器通过共模反馈支路相连接。
[0014]进一步地，共模运算放大器包括:子放大器，子放大器的输出端与第一 NMOS管的栅极通过共模反馈支路相连接。
[0015]进一步地，差模运算放大器还包括第二输出晶体管，第二输出晶体管包括:第三NMOS管，第三NMOS管的栅极与第一 NMOS管的漏极相连接；以及第四NMOS管，第四NMOS管的栅极与第二 NMOS管的漏极相连接。
[0016]通过本发明，由于在全差分放大器中增加了电流支路，使得全差分放大器发生“死锁”状态时，可以通过电流支路向第一输出晶体管的输入端输入电流，从而使得第一输出晶体管导通，全差分放大器恢复正常工作，解决由于全差分放大器中电路的功能失效导致全差分放大器运行不稳定的问题，达到了提高全差分放大器的稳定性的效果。
【附图说明】
[0017]构成本申请的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中:
[0018]图1是根据本发明实施例的全差分放大器的电路示意图；以及
[0019]图2是根据本发明实施例的全差分放大器外部电路的示意图。
【具体实施方式】
[0020]需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。
[0021 ] 为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
[0022]需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二，，等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
[0023]本发明实施例提供了一种全差分放大器。
[0024]图1是根据本发明实施例的全差分放大器的电路示意图。如图1所示，该全差分放大器，包括差模运算放大器11，其中，差模运算放大器11包括第一晶体管111、第二晶体管112、第一输出晶体管和电流支路。第一晶体管111和第二晶体管112可以是PMOS管也可以是其他的晶体管。
[0025]第一输出晶体管的输入端与第一晶体管111和第二晶体管112分别相连接。其中，第一输出晶体管可以是全差分放大器的第一级运放晶体管，第一输出晶体管可以是包括两个NMOS管的输出对管，分别与第一晶体管111和第二晶体管112分别相连接。
[0026]电流支路的电流输出端与第一输出晶体管的输入端相连接，电流支路用于向第一输出晶体管的输入端输入电流。电流支路可以是包括直流源的电流支路，通过电流支路向第一输出晶体管的输入端输入电流，即，通过电流支路向第一输出晶体管的输入端充电。如图1所示，当第一输出晶体管包括两个NMOS管时，电流支路可以包括两条子电流支路，分别于第一输出晶体管的两个NMOS管连接于M点和N点。
[0027]需要说明的是，通过电流支路向第一输出晶体管的输入端输入的电流可以是全差分放大器的输入电源的电流，也可以是其他电源提供的电流(图中未画出)，其电流的电流值可以是小于M点和N点的漏电电流的电流值，这里并不对本发明有不当限定。
[0028]根据本发明实施例，由于在全差分放大器中增加了电流支路，使得全差分放大器发生“死锁”状态时，可以通过电流支路向第一输出晶体管的输入端输入电流，从而使得第一输出晶体管导通，全差分放大器恢复正常工作，解决由于全差分放大器中电路的功能失效导致全差分放大器运行不稳定的问题，达到了提高全差分放大器的稳定性的效果。
[0029]优选地，第一晶体管包括第一 PMOS管，第二晶体管包括第二 PMOS管，即本发明实施例的全差分放大器可以是以PMOS管作为输入对管的全差分放大器。如图1所示，第一PMOS管的栅极可以作为全差分放大器的输入端inp，第二 PMOS管的栅极可以作为全差分放大器的输入端inn。第一 PMOS管的漏极和第二 PMOS管的漏极相连接，并连接至第三PMOS管115的源极。其中，第三PMOS管115的漏极与电源相连接。
[0030]如图1所示，第一输出晶体管包括第一NMOS管113和第二NMOS管.114。第一NMOS管113的漏极与第一 PMOS管的源极相连接。第二 NMOS管114的漏极与第二 PMOS管的源极相连接。其中，第一 NMOS管113的栅极与第二 NMOS管114的栅极相连接。第一 NMOS管113和第二 NMOS管114可以作为全差分放大器的第一级输出对管。
[0031]根据本发明实施例，通过采用第一 PMOS管和第二 PMOS管，可以提高以PMOS管作为输入对管的全差分放大器的稳定性。
[0032]优选地，电流支路包括第一子电流支路116和第二子电流支路117。
[0033]如图1所示，第一子电流支路116的输出端与第一 NMOS管113的漏极相连接(如图1中M点)，第一子电流支路116用于向第一 NMOS管113的漏极输入电流。第二子电流支路117的输出端