可调谐频率-电压受控振荡的制作方法
【专利说明】可调谐频率-电压受控振荡
【背景技术】
[0001] 使用日益变小的设计特征来设计电子电路，以便获得增加的集成度和减小的功 耗。这种电子电路的示例包括数字受控振荡器，该振荡器使用用于控制，例如，日益集成的 电路上形成的模拟组件的逻辑电路系统形成。经常，除满足专用要求（例如频率范围和稳 定性）之外，各种应用需要成本有效的方案来满足设计参数（例如最小化的布局区域和功 耗）。随着集成电路的设计特征日益变得更小，电于电路的增加的集成度日益需要使用能够 满足并超过日益严格的标准的振荡器。
【发明内容】
[0002] 通过数字受控振荡系统和方法能够很大部分地解决上述问题。例如，可调谐 DCO(数字受控振荡器）包括时钟发生器，该时钟发生器被布置为提供转换器时钟信号用于 驱动频率-电压（F2V)转换器。例如，F2V转换器包括频率目标控制输入，其用于选择目标 工作频率，并作为响应使用DAC (数模转换器）生成频率控制信号。时钟发生器被布置为响 应于频率控制信号生成转换器时钟信号。
[0003] 需要理解的是，提交本
【发明内容】
不是用于解释或限制权利要求的范围或含义。此 外，本
【发明内容】
不旨在指出要求保护的主题的关键特征或基本特征，也不旨在用于协助确 定要求保护的主题的范围。
【附图说明】
[0004] 图1是根据本发明的示例实施例的一种说明性电子设备。
[0005] 图2是示出根据本发明的示例实施例的一种可调谐数字受控振荡器的示意图。
[0006] 图3是示出根据本发明的示例实施例的一种双频率范围可调谐数字受控振荡器 的示意图。
[0007] 图4是示出根据本发明的示例实施例的一种可调谐数字受控振荡器的稳定性分 析的逻辑图。
[0008] 图5是示出根据本发明的示例实施例的一种可调谐数字受控振荡器的电压-频率 转换器的示意图。
【具体实施方式】
[0009] 下面的讨论针对本发明的各种实施例。尽管这些实施例中的一个或更多个可以是 优选的，所公开的实施例不应当被解释为或者以其他方式用于限制本公开的范围（包括权 利要求）。此外，本领域技术人员将理解的是，下面的说明书具有广泛的应用，任何实施例的 讨论仅仅是该实施例的示例，不旨在暗示本公开的范围（包括权利要求书）被限制到该实 施例。
[0010] 某些术语在整个下面的说明书和权利要求书中用于指代特定系统组件。本领域技 术人员将理解的是，各种名称可以用于指代组件或系统。因此，本文没有必要在名称不同 而非功能不同的组件之间做出区分。此外，系统能够是另一个系统的子系统。在下面的讨 论和权利要求书中，术语"包括"和"包含"以开放式方式使用，而且相应地被解释为意味着 "包括但不限于"。此外，术语"耦合至"或"与...耦合"（等等）旨在描述间接或直接电连 接。因此，如果第一设备耦合至第二设备，该连接能够通过直接电连接或通过经由其他设备 和连接的间接电连接实现。术语"部分"能够意味着整体部分或小于整体部分的部分。术 语"校准"能够包括词语"测试"的意思。术语"输入端"能够意指PMOS (P型金属氧化物半 导体）或NMOS (N型金属氧化物半导体）晶体管的源极或漏极（甚至是上下文指示的控制 输入端，例如栅极）。
[0011] 图1示出根据本发明的优选实施例的一种说明性计算设备1〇〇。例如，计算设备 100是或并入电子系统129,例如，计算机、电子控制"盒"或显示器、通信仪器（包括发射器） 或被布置为生成射频信号的任何其他类型的电子系统。
[0012] 在一些实施例中，计算设备100包含巨型单元或片上系统（SoC)，其包括控制逻 辑，例如CPU 112(中央处理器）、存储装置114(例如，随机存取存储器（RAM))和电源110。 CPU 112能够是例如CISC-型（复杂指令集计算机）CPU，RISC-型CPU(精简指令集计算 机），MCU-型（微控制器单元）或数字信号处理器（DSP)。存储装置114(其能够是存储 器，例如处理器上的高速缓冲存储器、处理器外的高速缓冲存储器、RAM、闪存或磁盘存储装 置）存储一个或更多个软件应用程序130 (例如嵌入式应用程序），当该应用程序130被CPU 112执行时，其执行与计算设备100相关联的任何合适的功能。
[0013] CPU 112包含存储器和逻辑，它们存储频繁从存储装置114存取的信息。计算设 备100通常由用户使用UI (用户接口）116控制，UI在执行软件应用程序130期间提供输 出到用户并接收来自用户的输入。使用显示器118、指示器灯、扬声器、振动等提供输出。使 用音频和/或视频输入（例如使用语音或图像识别）以及电子和/或机械设备（如键盘、 开关、近程检测器、陀螺仪、加速度计等）接收输入。CPU 112和电源110耦合至1/0(输入 /输出）端口 128,所述I/O端口 128提供被配置为从网络设备131接收输入（和/或提供 输出至网络设备131)的接口。网络设备131能够包括能够与计算设备100进行点到点和/ 或网络通信的任何设备（包括测试仪器）。计算设备100还能够耦合至外围设备和/或计 算设备，包括有形非临时介质（例如闪存）和/或电缆或无线介质。通过外部设备使用无 线或电缆连接，这些以及其他输入和输出设备选择性地耦合至计算设备100。存储装置114 能够通过，例如，网络设备131存取。
[0014] 测试器110包含支持校准、测试和调试执行软件应用程序130的计算设备100的 逻辑。例如，测试器110能够用于仿真计算设备100的有缺陷的或不可用组件（一个或更多 个），以便允许验证如果该组件（一个或更多个）实际存在于计算设备100上，该组件（一 个或更多个）将如何在各种条件下执行（例如，组件（一个或更多个）将如何与软件应用 程序130交互）。以这种方式，软件应用程序130能够在类似于后期制作操作的环境中调 试。
[0015] 例如，测试器110包括DCO (数字受控振荡器）138,其包括F2V (频率-电压）转换 器140。尽管F2V转换器140被示出为包括在测试器110内，F2V转换器140能够被包括在 与DCO 138相同的（例如，如半导体中生产的管芯（die)提供的）衬底或不同的衬底内。
[0016] CPU 112和测试器110耦合至I/O (输入/输出）端口 128,该端口提供被配置为 从外围设备和/或计算设备131接收输入（和/或提供输出至外围设备和/或计算设备 131)的接口，该接口包括有形（例如，"非临时"）介质（例如闪存）和/或电缆或无线介 质（例如联合测试工作组（JTAG)接口）。通过外部设备使用无线或电缆连接件，这些和其 他输入和输出设备选择性地耦合至计算设备100。CPU 112、存储装置114和测试器110还 耦合至电源（未示出），电源被配置为从电力源（例如蓄电池、太阳能电池、"有电（live)" 电源线、电感场、燃料电池等）接收电力。
[0017] 如下面参考下面的附图讨论的，例如，DCO 138被布置为提供可调谐频率输出，该 调谐频率输出能够从IMHz到48MHz以0. 1 %步长调谐。可调谐频率输出的调谐在例如调谐 码的最低有效位内是线性的，以便用户能够容易地预测实际DCO 138频率，该频率响应于 给定调谐码被输出。为了满足低功率目标和大的频率范围，DCO 138能够被布置为具有更 小的子范围，其中每个范围具有以约1.5、3、6、12、24和48MHz频率为中心的中心频率。各 种子范围能够重叠邻近的子范围，以便帮助确保子范围之间的"无缝"重叠。
[0018] 能够通过处理器（例如CPU 112)选择调谐码并将其发射至DC0。调谐码用于在重 叠区域内选择频率，在重叠区域内调谐码能够被映射或以其他方式被修改以选择两个邻近 子范围中的任何一个的控制信息。如下面讨论的，控制信息包括以下信息：例如，电容器组 中的哪一个或更多个单独的电容器被选择、放电晶体管（和/或哪个放电晶体管）的值被 用于对电容器组中选择的晶体管放电，以及用于驱动DCO 138的振荡器单元的电流。
[0019] 图2是示出根据本发明的示例实施例的一种可调谐数字受控振荡器的示意图。如 通常描述的，DCO系统200被布置为DC0,例如DCO 138。例如，DCO系统200包括F2V(频 率-电压）转换器210、基准电压发生器212、积分器220、振荡器230、信号调节器250和 V2F转换器时钟发生器（CLKGEN) 270。
[0020] F2V转换器210被布置为接收用于编程电容器&的电容值的频率目标控制输入 (例如，调谐码）。电容器&通常体现为可编程分裂电容器（split capacit〇r)DAC(例如， 下面参考图5描述的）。开关(其为PMOS晶体管）和开关:紛_ (其为NMOS晶体管） 分别响应于时钟发生器270输出的信号，?和工作。电容器Cf通常包括一组电容器，响 应于频率目标控制输入从该组电容器中选择一个或更多个单独的电容器，以便&的电容是 选择性可编程的。
[0021] 开关的输出是频率控制信号，其由电容器Cw和电阻器Rf的布置形成的滤波 器低通