时脉资料回复电路与方法以及等化讯号分析电路与方法
【技术领域】
[0001] 本发明关于时脉资料回复（clock data recovery, CDR)电路与方法以及等化讯号 分析电路与方法，尤其关于基于输入讯号的振幅极大值，来完成时脉资料回复以及分析讯 号等化器的等化讯号的电路与方法。
【背景技术】
[0002] 请参阅图IA及图1B，其是习知利用时脉elk取样输入讯号Din的波形示意图。图 IA及图IB中时脉elk对输入讯号Din的每笔输入资料产生2个取样结果，理想的情况是，时 脉elk的上升缘（rising edge)取样在输入讯号Din的每一个单元间隔（unit interval,UI) (每一单元间隔对应一笔输入资料）的中间位置，而下降缘（falling edge)则取样在单元 间隔的边缘位置，如此一来便可得到相对准确的取样结果。传统上会以亚力山大相位侦测 器（Alexander phase detector)来判断时脉elk相较于输入讯号Din为领先或者落后。如 图IA所示，时脉elk的其中一个上升缘取样得到资料D〈n>，η为正整数，但是其紧邻的下降 缘却未取样在单元间隔的边缘，而是取样在下一个单元间隔，因此亚力山大相位侦测器经 由逻辑判断及低通滤波器取平均值后，可判断出时脉elk落后（late)于输入讯号D in，所以 必须提前时脉elk的相位；另一种情况，如图IB所示，时脉elk的其中一个上升缘取样得到 资料D〈n>，但是其紧邻的下降缘却未取样在单元间隔的边缘，而是取样在同一个单元间隔， 此时亚力山大相位侦测器判断出时脉elk领先（early)于输入讯号D in，所以必须延迟时脉 elk的相位。请参阅图2,其是习知输入资料的眼图（eye diagram)与时脉elk的关系图。 经调整后，时脉elk与输入讯号Din已达到理想的相位关系，也就是时脉elk的上升缘取样 在输入讯号D in的一个单元间隔的中心位置，而时脉elk的下降缘取样在输入讯号Din的一 个单元间隔的边缘位置，理论上此时所取样到的资料为相对准确的资料。然而，大多数的时 候，由于资料接收端受到干扰，导致取样电路所看到的输入讯号D in的波形并非对称，也就 是每一单元间隔所对应的一笔输入资料，其振幅的极大值并非落于所述单元间隔的中间位 置，导致时脉elk的上升缘并非取样在输入讯号D in的振幅极大处。举例来说，如图2所示， 每笔输入资料的极大振幅落于所述单元间隔的偏右位置（如图中的虚线框选所示），如此 一来即便时脉elk取样在每个单元间隔的中间位置，但却不是如理想中的取样在输入讯号 Din的振幅极大处，造成取样正确率降低、位元错误率（bit error rate, BER)上升。
[0003] 请参阅图3,其是习知判断输入讯号Din的振幅极大值位置的示意图。在正规的取 样位置（取样值h ( τ ))的前后各距离时间Tb处再取样一次，而分别得到取样值h ( τ -Tb) 及h( τ +Tb)，Tb为连续两个取样点时间间隔的一半，藉由比较两取样值即可得知取样时脉 与输入讯号Din的对应关系。当h(T-Tb) =h(T+Tb)时，代表取样时脉的取样点对准输入 讯号Din的振幅极大处；若h ( τ -Tb) >h ( τ +Tb)，代表取样时脉落后，必须提前取样时脉才能 取样在输入讯号Din的振幅极大处；若h ( τ -Tb) <h ( τ +Tb)，代表取样时脉领先，必须延迟取 样时脉才能取样在输入讯号Din的振幅极大处。此种架构每笔资料需要比较多的振幅资讯， 通常需要使用2位元（四个准位）以上，甚至一般应用常取到4位元以上，因而大幅增加电 路的面积及复杂度，使电路更加耗电。再者，当输入讯号Din受到干扰而呈现非对称的波形 时，此方法便无法找到振幅的极大处，最终也会导致位元错误率上升。
【发明内容】
[0004] 鉴于先前技术的不足，本发明的一目的在于提供一种时脉资料回复电路与方法以 及一种等化讯号分析电路与方法，以降低位元错误率以及提升等化器的功效。
[0005] 本发明公开了一种时脉资料回复电路，用来依据一参考时脉取样一输入讯号以产 生复数取样结果，包含：一时脉产生电路，用来依据所述参考时脉产生一第一取样时脉及一 第二取样时脉，所述第一取样时脉及所述第二取样时脉的相位差大于零且小于所述输入讯 号的一单兀间隔的二分之一，每一单兀间隔对应一输入资料；一取样电路，稱接所述时脉产 生电路及所述输入讯号，用来依据所述第一取样时脉及所述第二取样时脉对所述输入讯号 的连续单元间隔做取样，每一单元间隔分别对应所述第一取样时脉及所述第二取样时脉产 生一第一取样结果及一第二取样结果；一比较电路，耦接所述取样电路，用来比较所述第一 取样结果及所述第二取样结果以产生一比较结果；以及一判断电路，耦接所述比较电路，用 来依据所述比较结果及所述输入资料产生一调整讯号；其中，所述时脉产生电路依据所述 调整讯号调整所述第一取样时脉及所述第二取样时脉，使每一单元间隔的两笔取样结果的 至少其中之一实质上对应所述输入讯号于所述单元间隔的振幅极大处。
[0006] 本发明另公开了一种时脉资料回复方法，用来依据一参考时脉取样一输入讯号以 产生复数取样结果，包含：依据所述参考时脉产生一第一取样时脉及一第二取样时脉，所述 第一取样时脉及所述第二取样时脉的相位差大于零且小于所述输入讯号的一单元间隔的 二分之一，每一单元间隔对应一输入资料；依据所述第一取样时脉及所述第二取样时脉对 所述输入讯号的连续单元间隔做取样，每一单元间隔分别对应所述第一取样时脉及所述第 二取样时脉产生一第一取样结果及一第二取样结果；比较所述第一取样结果及所述第二取 样结果以产生一比较结果；依据所述比较结果及所述输入资料产生一调整讯号；以及依据 所述调整讯号调整所述第一取样时脉及所述第二取样时脉，使每一单元间隔的两笔取样结 果的至少其中之一实质上对应所述输入讯号于所述单元间隔的振幅极大处。
[0007] 本发明另公开了一种等化讯号分析电路，用来判断一等化器所产生的一等化讯号 以产生一判断结果，所述判断结果反应所述等化器的等化程度，所述等化讯号分析电路包 含：一时脉产生电路，用来依据一参考时脉产生一第一取样时脉及一第二取样时脉，所述第 一取样时脉及所述第二取样时脉的相位差大于零且小于所述等化讯号的一单元间隔的二 分之一，每一单元间隔对应一输入资料；一取样电路，耦接所述时脉产生电路及所述等化讯 号，用来依据所述第一取样时脉及所述第二取样时脉对所述等化讯号的连续单元间隔做取 样，每一单元间隔分别对应所述第一取样时脉及所述第二取样时脉产生一第一取样结果及 一第二取样结果；一比较电路，耦接所述取样电路，用来比较所述第一取样结果及所述第二 取样结果以产生一比较结果；以及一判断电路，耦接所述比较电路，用来依据所述比较结果 及所述输入资料产生所述判断结果。
[0008] 本发明另公开了一种等化讯号分析方法，用来判断一等化器所产生的一等化讯号 以产生一判断结果，所述判断结果反应所述等化器的等化程度，所述等化讯号分析电路包 含：依据一参考时脉产生一第一取样时脉及一第二取样时脉，所述第一取样时脉及所述第 二取样时脉的相位差大于零且小于所述等化讯号的一单元间隔的二分之一，每一单元间隔 对应一输入资料；依据所述第一取样时脉及所述第二取样时脉对所述等化讯号的连续单元 间隔做取样，每一单元间隔分别对应所述第一取样时脉及所述第二取样时脉产生一第一取 样结果及一第二取样结果；比较所述第一取样结果及所述第二取样结果以产生一比较结 果；以及依据所述比较结果及所述输入资料产生所述判断结果。
[0009] 本发明的时脉资料回复电路与方法能够基于输入讯号Din的极大振幅来取样，以 降低位元错误率。相较于习知技术，本发明的时脉资料回复电路与方法动态调整取样的位 置，藉由取样在输入讯号D in的振幅极大处，以得到较高的取样准确度，进而降低位元错误 率。另一方面，本发明的等化讯号分析电路与方法能够分析经等化处理后的讯号是否有等 化过度（over-equalized)或等化不足（under-equalized)的情形，进而产生分析结果供等 化器据以调整增益。
[0010] 有关本发明的特征、实作与功效，兹配合图式作优选实施例详细说明如下。
【附图说明】
[0011] 图IA及图IB为习知利用时脉elk取样输入讯号Din的波形示意图；
[0012] 图2为习知输入资料的眼图与时脉elk的关系图；
[0013] 图3为习知判断输入讯号Din的振幅极大值位置的示意图；
[0014] 图4为本发明时脉资料回复电路的一实施例的功能方块图；
[0015] 图5为本发明时脉产生电路的一实施例的电路图；
[0016] 图6为取样时脉clka、取样时脉clkb与输入讯号Din的关系图；
[0017] 图7为本发明取样电路的一实施例的电路图；
[0018] 图8为本发明时脉资料回复电路的另一实施例的功能方块图；
[0019] 图9A及图9B为本发明输入讯号Din与取样结果E〈n>及D〈n>的关系图；
[0020] 图10为本发明的时脉资料回复方法的一实施例的流程图；
[0021] 图11为输入讯号Din于连续三个单元间隔的准位