具有降低的保留电压的触发器的制造方法
【专利说明】具有降低的保留电压的触发器
[0001]相关申请的交叉引用
[0002]本申请要求于2013年4月12日提交的美国非临时申请N0.13/862，015的优先权，其全部内容通过援引纳入于此。
[0003]领域
[0004]本公开一般涉及触发器。
[0005]相关技术描述
[0006]技术进步已产生越来越小且越来越强大的计算设备。例如，当前存在各种各样的便携式个人计算设备，包括较小、轻量且易于由用户携带的无线计算设备，诸如便携式无线电话、个人数字助理(PDA)以及寻呼设备。更具体地，便携式无线电话(诸如蜂窝电话和网际协议(IP)电话)可通过无线网络传达语音和数据分组。此外，许多此类无线电话包括被纳入于其中的其他类型的设备。例如，无线电话还可包括数码相机、数码摄像机、数字记录器以及音频文件播放器。同样，此类无线电话可处理可执行指令，包括可被用于访问因特网的软件应用，诸如web浏览器应用。如此，这些无线电话可包括显著的计算能力。
[0007]在移动设备中，电池寿命是能够使一个品牌有别于其他品牌的特征。在移动设备中，能量消耗的源头之一是待机功率(即，当移动设备处于待机模式时或者当该设备的特定组件在后台时停滞所消耗的能量)。当移动设备处于待机模式中时，移动设备关掉该移动设备的特定电路以节约电池寿命。然而，这些特定电路的一些逻辑状态(例如，控制信息)在待机模式期间必须被留存，从而在该移动设备退出待机模式时使该移动设备正常工作。触发器电路被典型地用以在待机模式期间留存逻辑状态。触发器电路在待机模式期间消耗功率。
[0008]为了降低触发电路的功率，现有系统一般通过使用特定类型的触发器(即，保留触发器)来降低保留电压(例如，在待机模式期间供应到触发器电路的电压)。尽管保留触发器能够在较低电压操作，但保留触发器一般增加面积开销，从而限制它们的应用。
[0009]概述
[0010]保留触发器在在保留操作模式期间消耗功率。由此，移动设备内的保留触发器对该移动设备的电池寿命有所影响。本文中所描述的系统和方法可有利地使得保留触发器能够降低功耗。
[0011]例如，常规重置触发器(例如，保留触发器)一般包括主控级和从动级。从动级可包括传输门、反相器、多个nMOS晶体管、和多个PMOS晶体管。在保留操作模式期间，去往重置触发器的电源电压被降低，从而重置触发器中的晶体管并不切换状态(由此保留了诸晶体管在进入保留操作模式之前的状态)。然而，每个重置晶体管在保留操作模式期间由于与该重置晶体管相关联的漏泄电流而消耗功率。当电源电压被降低到低于重置晶体管在保留操作模式期间消耗的漏泄电流的水平之时，该重置晶体管可能会丢失状态。晶体管状态的丢失可引发数据损坏。
[0012]在特定实施例中，重置触发器可使用时钟信号的经延迟版本和该时钟信号的反相经延迟版本来控制主控级和从动级。时钟信号的经延迟版本和该时钟信号的反相经延迟版本可经由或非(NOR)逻辑门和反相器来生成。通过避免使用来自从动级的重置晶体管(以及避免来自重置晶体管的漏泄电流)，重置触发器可降低保留操作模式期间的功耗。
[0013]在另一特定实施例中，重置触发器包括主控级、耦合到该主控级的从动级、以及耦合到重置信号输入的反相器。该从动级包括与非(NAND)逻辑门，并且该与非逻辑门被耦合到该反相器。
[0014]在另一特定实施例中，重置触发器可使用时钟信号的经延迟版本和该时钟信号的反相经延迟版本来控制主控级和从动级。时钟信号的经延迟版本和该时钟信号的反相经延迟版本可经由或非逻辑门和反相器来生成。该重置触发器可以响应于耦合到反相器的设置信号输入。该重置触发器也可以具有在该主控级中的与非逻辑门。
[0015]在特定实施例中，一电路包括响应于时钟信号且响应于控制信号的或非逻辑门。该电路还包括触发器的主控级。该电路进一步包括该触发器的响应于该主控级的从动级。该电路进一步包括响应于该或非逻辑门并且配置成输出该时钟信号的经延迟版本的反相器。该或非逻辑门的输出和该时钟信号的经延迟版本被提供到该触发器的主控级和从动级。该主控级响应于该控制信号以控制该从动级。
[0016]在另一特定实施例中，一电路包括触发器的主控级。该电路还包括该触发器的响应于主控级的从动级。该触发器处于单功率域中。该主控级配置成在保留操作模式期间向从动级的输入提供高阻抗输出。
[0017]在特定实施例中，一种方法包括以在或非逻辑门的第二输入处的控制信号来选择性地门控在该或非逻辑门的第一输入处的时钟信号以在该或非逻辑门的输出处生成该时钟信号的经选择性地门控的反相版本。该方法还包括生成该时钟信号的经选择性地门控的版本。该方法进一步包括向触发器的主控级和该触发器的从动级提供该时钟信号的经选择性地门控的反相版本和该时钟信号的经选择性地门控的版本。
[0018]在另一特定实施例中，一种方法包括在正常操作模式期间将触发器的主控级的输出提供至该触发器的从动级的输入。该触发器处于单功率域中。该方法还包括在保留操作模式期间向该从动级的输入提供高阻抗输出。
[0019]由至少一个所公开的实施例提供的一个特定优势在于降低重置触发器的保留电压并且由此节省能量并延展电池寿命的能力。本公开的其他方面、优点和特征将在阅读了整个申请后变得明了，整个申请包括下述章节:附图简述、详细描述以及权利要求。
[0020]附图简述
[0021]图1是解说异步重置触发器的特定实施例的逻辑图；
[0022]图2是解说异步重置触发器的另一特定实施例的逻辑图；
[0023]图3是解说异步重置触发器的另一特定实施例的逻辑图；
[0024]图4是解说触发器的实施例的逻辑图，该触发器可操作以在保留操作模式期间向触发器的从动级的输入提供高阻抗输出；
[0025]图5是解说在异步重置触发器处的操作方法的特定实施例的流程图；
[0026]图6是解说在异步重置触发器处的操作方法的另一特定实施例的流程图；以及
[0027]图7是包括图1-4中的异步重置触发器中的一者或多者的通信设备的框图。
[0028]详细描述
[0029]图1解说了异步重置触发器100。异步重置触发器100可包括主控级101和从动级102。异步重置触发器100可配置成接收时钟信号103、控制信号104、和控制信号105-107。异步重置触发器100可进一步包括晶体管111-118、反相器109、110和120、NAND逻辑门119、信号输出135、136、以及或非逻辑门133。晶体管111-114可形成第一晶体管堆栈，并且晶体管115-118可形成第二晶体管堆栈。这两个四晶体管堆栈111-118可响应于控制信号105-107以向主控级101提供输出。
[0030]主控级101可包括传输门121、或非逻辑门122、两个η沟道金属氧化物半导体(nMOS)晶体管123和124、以及两个p沟道金属氧化物半导体(pMOS)晶体管125和126。传输门121的输入可被耦合到这两个四晶体管堆栈111-118的输出，并且传输门121的输出可被耦合到由晶体管126和123以及或非逻辑门122形成的锁存器的输入。nMOS晶体管124和pMOS晶体管125可作为隔离器件来操作以减少经由传输门121接收到的数据的锁存期间的争用。或非逻辑门122可以具有耦合到传输门121的输出的第一输入以及耦合到控制信号104的第二输入。或非逻辑门122的输出可以将主控级101的输出信号提供至从动级102的传输门127 (例如，传送门)并且提供至nMOS晶体管123和pMOS晶体管126。或非逻辑门122以及晶体管123-126可操作以在控制信号104为逻辑零时锁存主控级101的输出处的数据值，以及在控制信号104为逻辑一时输出逻辑零值。
[0031]从动级102可以包括传输门127、反相器128、nMOS晶体管129、130以及pMOS晶体管131、132。传输门127可具有响应于主控级101的或非门122的输出的输入，并且可具有耦合到由反相器128和nMOS晶体管129及pMOS晶体管132形成的锁存器的输入的输出。nM