用于将校验不规则非系统ira码编码和解码的系统和方法_6

文档序号:9402331阅读:来源:国知局
用的MMO传输分集方案(例 如空间-时间块编码)更优的性能。
[0155] 在其他实施方式中,互补删余校验不规则非系统IRA码用于HARQ系统。在不失一 般性的情况下,考虑具有达4传输的HARQ系统。使得R〈l/4,比如R = 1/5的低速率IRA码 被删余成码率R = 4/5的四个互补码。在第一传输中传输互补码1。如果第一传输不成功, 则第2传输携带码2的位,其在接收器中与第一传输组合时产生速率R = 4/10,因此除另外 的能量和分集增益之外,存在另外的最大可能编码增益。如果即使在第2传输后包仍未解 码,则第3传输包括互补码3,其在接收器中与前两个传输组合后产生速率R = 4/15以及如 早先提到的对应增益加上能量和分集增益。同样,如果包仍未正确解码,则第4传输包括互 补码4,因此提供与完整的校验不规则非系统IRA码速率R = 4/20 = 1/5对应的最大编码 增益。该方法在本领域中被称为增量冗余HARQ,但在现有技术系统中由于所采用的码的系 统性质,增量冗余HARQ包括先前传输的至少一些编码位的重复,因此提供较小的码组合增 益。
[0156] 尽管已示出并描述了如应用于本发明【具体实施方式】的本发明的各新颖特征,但应 理解,在不背离本发明的精神的情况下,本领域技术人员可对所描述和例示的系统和方法 的形式和细节上做出各种省略和替换和改变。本领域技术人员应认识到基于以上公开和源 自以上公开的本发明教导的理解,作为本发明的一部分的具体硬件和装置,以及所提供并 并入本文的一般功能性在本发明的不同实施方式中可能变化。因此,图1-图20所示的具 体系统部件和结果用于例示的目的,以便于完全且完整地理解和认识到如在本发明的系统 和方法实施方式中实现的本发明的【具体实施方式】的各方面和功能。本领域技术人员应认识 到本发明可实践在除所描述实施方式之外的其他实施方式中,呈现所描述实施方式用于例 示的目的且非限制的目的,并且本发明仅由附随权利要求书限制。
【主权项】
1. 一种用于将校验不规则非系统不规则重复累加码编码的系统,包括: a. 多个信息位重复器,产生第一级编码位组; b. 交织器,交织所述第一级编码位组; c. 两组或更多组不同度数的校验节点组合器,每个度数大于或等于2,其中度数M的校 验节点组合器从交织的所述第一级编码位组产生第二级编码位组,其中至少一个所述校验 节点组合器包括一个或多个模2加法器; d. 校验节点旁路,将所述第一级编码位组转到另一编码级作为第二级编码位;以及 e. 累加器解码器,将来自所述校验节点组合器和所述校验节点旁路的所述第二级编码 位编码。2. 根据权利要求1所述的系统,其中所述多个信息位重复器的至少两个或更多度数大 于20。3. 根据权利要求1所述的系统,其中一些所述校验节点组合器具有度数3,并且一些所 述校验节点组合器具有度数4。4. 根据权利要求1所述的系统,其中一些信息位由速率1/2线性块码而不是由度数2 的重复器编码。5. 根据权利要求1所述的系统,其中一些信息位由速率1/3线性块码而不是由度数3 的重复器编码。6. 根据权利要求1所述的系统,包括外部编码器,所述外部编码器在非系统不规则重 复累积编码器中的第一级编码之前将至少一些信息位编码。7. 根据权利要求1所述的系统,其中用具有大于或等于二的存储器顺序的、R = 1的卷 积码替代所述累加器。8. 根据权利要求1所述的系统,其中较不有效的源位被引导至较不容错的位置,而更 有效的源位被引导至其他较高度数位重复器。9. 一种用于将校验不规则非系统不规则重复累加码解码的系统,包括: a. 去映射器,用于将接收的有噪音符号序列软解调,以从接收的失真信道符号产生第 一组编码位的对数似然比,并将所述对数似然比输出到累加器解码器; b. 第一校验节点处理器,所述第一校验节点处理器: i. 从所述累加器解码器接收与第二组编码位对应的进入消息, ii. 从第二校验节点处理器接收与接收的第三组编码位对应的先验信息,以及 iii. 产生与所述第三组编码位对应的外发消息; c. 其中所述第二校验节点处理器从交织器接收与所述第三组编码位对应的交织的外 部信息,以及: i. 将与所述第三组编码位对应的所述交织的外部信息作为先验信息转到所述第一校 验节点处理器,以及 ii. 产生作为用于所述第二组编码位的先验信息的、用于转到所述累加器解码器的所 述第二组编码位的外部信息; d. 其中所述累加器解码器产生与从以下获得的所述第二组编码位对应的外发消息: i. 由所述去映射器产生的所述第一组编码位的对数似然比,以及 ii. 从所述第二组校验节点处理器获得的与所述第二组编码位对应的先验信息; e. 位解码器,处理从去交织器获得的与所述第三组编码位对应的去交织的消息,以产 生用于所述第三组编码位的外部信息和信息位软输出,所述位解码器包括重复位解码器; f. 其中所述交织器将由所述位解码器产生的用于所述第三组编码位的外部信息交织, 并且所述交织器的输出提供给所述第二校验节点处理器;以及 g. 其中所述去交织器将从所述第一校验节点处理器获得的与所述第三组编码位对应 的所述外发消息去交织,并将所述去交织的消息转到所述位解码器。10. 根据权利要求9所述的系统,其中除了所述信道对数似然比之外,所述去映射器接 收由所述累加器解码器在先前迭代中产生的与所述第一组编码位对应的先验信息,以产生 所述第一组编码位的所述对数似然比。11. 根据权利要求9所述的系统,其中所述位解码器包括至少一个线性块码解码器,所 述至少一个线性块码解码器中至少之一包括速率1/2线性块码解码器和速率1/3线性块码 解码器中至少之一。12. 根据权利要求11所述的系统,其中速率1/2的所述至少一个速率线性块码解码器 包括汉明(8,4)解码器。13. 根据权利要求12所述的系统,其中所述汉明(8,4)解码器是MP解码器。14. 根据权利要求9所述的系统,还包括(伪随机)多路分用器,以将来自所述累加器 解码器输出的第三级编码位分成两组或更多组互补编码位,其中每组互补位在子信道上传 输,其中所述子信道能够在接收器中独立解码,并且两组或更多组互补位可在所述接收器 中组合以共同地解码。15. 根据权利要求14所述的系统,还包括位于所述累加器解码器与一个或多个符号映 射器之间的一个或多个位交织器。16. 根据权利要求15所述的系统,其中所述一个或多个位交织器是具有不同数目的行 和列的矩形交织器。17. 根据权利要求15所述的系统,其中一个或多个符号映射器是不同的,使得符号的 子组通过一个映射生成,而符号的剩余子组中的一个或多个用不同的符号映射来产生。18. 根据权利要求15所述的系统,其中,在所述一个或多个符号映射器的M-ary符号星 座中的一些位位置更可靠,以及取决于来自校验节点旁路的所述编码位的所述第三级编码 位被优先置于所述M-ary符号星座的所述更可靠的位位置上。19. 根据权利要求18所述的系统,其中经过所述校验节点旁路的位还优先源自于具有 最小度数的位节点。20. -种用于使用校验不规则非系统不规则重复累加码将HD无线电系统中的信息位 编码的系统,其中,所述HD无线电系统选自全数字AM HD无线电或混合AM HD无线电、全数 字FM HD无线电或混合FM HD无线电,以及所述信息位表示来自一个或多个逻辑信道和音 频与数据中至少之一的位,所述系统包括根据权利要求1所述的多个信息位重复器、交织 器、校验节点组合器、校验节点旁路和累加器。21. 根据权利要求20所述的系统,其中所述位重复器的至少两个或更多度数大于20。22. 根据权利要求20所述的系统,其中一些所述校验节点组合器具有度数3,并且一些 所述校验节点组合器具有度数4。23. 根据权利要求20所述的系统,其中一些所述信息位由速率1/2线性块码而不是由 度数2的重复器编码。24. 根据权利要求20所述的系统,其中一些所述信息位由速率1/3线性块码而不是由 度数3的重复器编码。25. 根据权利要求20所述的系统,包括另一外部编码器,所述另一外部编码器在所述 非系统IRA编码器中的第一级编码之前将至少一些信息位编码。26. 根据权利要求20所述的系统,其中用具有较大存储器顺序的R = 1的卷积码替代 所述累加器。27. 根据权利要求20所述的系统,其中较不有效的源位被引导至较不容错的位置,例 如引导至度数2重复器和度数3重复器,而更有效的源位被引导至其他较高度数位重复器。28. -种用于使用校验不规则非系统不规则重复累加码将HD无线电系统中的信息位 解码的系统,其中,所述HD无线电系统选自全数字AM HD无线电或混合AM HD无线电、全数 字FM HD无线电或混合FM HD无线电,以及所述信息位表示来自一个或多个逻辑信道和音 频与数据中至少之一的位,所述系统包括根据权利要求9所述的去映射器、第一校验节点 处理器和第二校验节点处理器、累加器解码器、位解码器、交织器和去交织器。29. 根据权利要求28所述的系统,其中除了所述信道对数似然比之外,所述去映射器 接收由所述累加器解码器在先前迭代中产生的与所述第一组编码位对应的先验信息,以产 生所述第一组编码位的所述对数似然比。30. 根据权利要求28所述的系统,其中所述位解码器包括至少一个线性块码解码器, 所述至少一个线性块码解码器中至少之一包括速率1/2线性块码解码器和速率1/3线性块 码解码器中至少之一,其中速率1/2的所述至少一个速率线性块码解码器包括MP汉明(8, 4)解码器。
【专利摘要】本发明涉及用于在其中期望容量实现编码的任何通信或电子系统中,将消息的校验不规则非系统IRA码编码和解码的系统和方法。根据这些系统和方法,采用了改善的IRA编码策略,包括采用不规则且展现低错误平层的容量接近非系统IRA码的IRA编码策略。这些非系统IRA码在其中可由于信道损害引起达一半的编码位损失,和/或其中期望互补编码位经由两个或更多通信子信道传输的情境中是特别有利的。编码器包括信息位重复器和编码器、一个或多个交织器、校验节点组合器、校验节点旁路和累加器。解码器包括去映射器、一个或多个校验节点处理器、累加器解码器、位解码器,以及一个或多个交织器/去交织器。
【IPC分类】H03M13/00
【公开号】CN105122654
【申请号】CN201380071395
【发明人】布拉尼米尔·R·沃伊契奇, 斯蒂利亚诺斯·帕帕哈拉拉伯斯
【申请人】数字无线功率有限公司
【公开日】2015年12月2日
【申请日】2013年12月3日
【公告号】EP2926460A2, US8595590, US8943383, US20140157092, US20150207524, WO2014089100A2, WO2014089100A3
当前第6页1 2 3 4 5 6 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1