一种折叠链式穿心电容结构的emi滤波器的制造方法
【技术领域】
[0001] 本发明属于EMI滤波器技术领域，更具体地，设及一种折叠链式穿屯、电容结构的 EMI滤波器。
【背景技术】
[0002] 电子设备为人们的生产生活带来了便利，但它也引入由设备电磁噪声外发射造成 的对其它电子设备的电磁干扰（EMI)问题，极易受到外部环境的电磁干扰；为防止设备因 外部噪声干扰发生故障或损坏，有必要采取必要的防护措施。大多数电子设备的噪声频率 都要高于电路信号的频率，常采用低通滤波器过滤高频信号，保留低频工作信号，运种滤波 器常被称为EMI滤波器。
[000引EMI滤波器对电子设备电磁兼容性能有着巨大意义，随着现今电子设备向小型化、 轻量化方向发展，对EMI滤波器的体积和性能的要求也越来越高，常采用低溫共烧陶瓷技 术来制备多层片式滤波器。对于电子系统中常用的电容型片式EMI滤波器，由于单个电容 元件的滤波能力有限，很难在保证通带性能基础上实现较大的带外衰减，因而性能受到一 定的限制；如要提升带外衰减性能，需增大电容量，但电容量过大会影响电路的时延特性。
【发明内容】
[0004]针对现有技术的W上缺陷或改进需求，本发明提供了一种折叠链式穿屯、电容结构 的EMI滤波器，其目的在于保证片式电容型EMI滤波器在一定的尺寸和对地电容的情况下 实现较大的带外衰减。 阳〇化]为实现上述目的，按照本发明的一个方面，提供了一种折叠链式穿屯、电容结构的EMI滤波器，包括层叠基体、一个输入端子、一个输出端子和两个接地端子；
[0006] 其中，层叠基体为多层结构，包括多层基板、多层导电极板、多层接地极板和多个 金属过孔；导电极板与接地极板分别印刷在不同的基板上；设有导电极板的基板与设有接 地极板的基板间插层叠；
[0007] 首层导电极板的一端与输入端子连接；末层导电极板的一端与输出端子连接；接 地极板的两端分别与两个接地端子连接；
[0008] 金属过孔沿基板的层叠方向，各导电极板之间通过金属过孔首尾相连，使得导电 极板与接地极板形成空间折叠的链式穿屯、电容结构。
[0009] 优选的，上述EMI滤波器还包括多层无电极图形的空白基板，空白基板设置在层 叠基体的上方或者下方，W增加厚度，适应贴片封装工艺。
[0010] 优选的，基板采用介电常数为1000~4000的陶瓷基板。
[0011] 优选的，层叠基体包括7层基板，其中的3层基板上设置有导电极板，其中的4层 基板上设置有接地极板；其中，第四接地极板、第=导电极板、第=接地极板、第二导电极 板、第二接地极板、第一导电极板和第一接地极板从下至上依次设置在各层基板上；
[0012] 其中，第一接地极板、第二接地极板、第=接地极板和第四接地极板均与两个接地 端连接；第一导电极板的第一端与输入端子连接，第二端通过第一金属过孔与第二导电极 板的第一端连接；第=导电极板的第一端通过金属过孔与第二导电极板的第二端连接，第 二端与输出端子连接；
[0013] 第一导电极板与第一、第二接地极板构成第一穿屯、电容，第二导电极板与第二、第 =接地极板构成第二穿屯、电容，第=导电极板与第=、第四接地极板构成第=穿屯、电容；
[0014] 折叠的中屯、导电极板除了与接地极板构成接地电容，引入了串联电感和杂散电 容，该串联电感与并联杂散电容产生自谐振，通过改变电极尺寸、调节寄生效应，可W使其 与穿屯、电容固有谐振频率重合，增大衰减。
[0015] 优选的，上述EMI滤波器，其层叠基体的基板是介电常数为1100的电介质陶瓷材 料。
[0016] 优选的，基板数量是W4层为梯度增加的奇数；当其增长层数为4的倍数时，可W 使整个层叠基体上的电极成对称分布，对称分布的结构工艺其制作工艺更简化。
[0017] 优选的，层叠基体内的基板层数为7层~23层；印有电极的极板的层数过少可能 无法在IOOMHz到IGHz处实现超过60地的增益衰减；而层数过多时会导致器件功耗较大， 器件寿命减少；电极包括接地极板和导电极板。 阳0化]优选的，接地极板长0. 6mm，宽0. 3mm~0. 9mm;导电极板长0. 9mm~1. 35mm，宽 0. 23mm~0. 56mm;金属过孔直径0. 05mm~0. 2mm;当EMI滤波器电容量为2200pF时，在 lOOMHz-lGHz处存在超过60地衰减。
[0019] 对于高频信号，并联电容和串联电感都可W实现低通滤波功能。器件在高频工作 时，接地电容与串联残留电感会产生自谐振，自谐振频率点一般对应为信号衰减的极大值 点；在本发明提供的EMI滤波器的结构中，折叠的中屯、导电极板除了与接地极板构成接地 电容，还引入了串联电感，该串联电感与并联杂散电容也会产生自谐振；通过改变电极尺 寸、调节寄生效应，可W使两个自谐振频率重合，W获得最大衰减；对地电容值可W通过基 板材料介电常数、导电极板与接地极板正对面积W及折叠层数等工艺参数来综合调控，选 取适当的对地电容可W改善器件的时延与抗瞬时电流击穿性能。
[0020] 总体而言，通过本发明所构思的W上技术方案与现有技术相比，能够取得下列有 益效果：
[OOW(1)本发明提供的折叠链式穿屯、电容结构的EMI滤波器，结构简单易于制造；通过 在低溫共烧工艺中使用高介电常数材料，实现多层布线与封装一体化结构，进一步减小体 积和重量，适应器件小型化、轻量化的趋势；
[0022] (2)本发明提供的折叠链式穿屯、电容结构的EMI滤波器，通过优化印有电极的基 板的叠层数量、接地极板和导电极板尺寸，可确保器件功耗合适，提高器件成品率；与同功 能产品相比，本发明结构简单易于实现，并且能实现良好的带外抑制。
[0023] (3)本发明提供的折叠链式穿屯、电容结构的EMI滤波器，通过链式结构将多个穿 屯、电容进行级联、折叠，利用寄生效应实现优良带外抑制，在IOOMHz~IGHz内衰减可达 60地；同时，因为对地电容适中，电容上充放电速度快且电流不大，可避免信号的时延和瞬 时击穿。
【附图说明】
[0024] 图I是本发明提供的EMI滤波器的外观立体图；
[00巧]图2是实施例1提供的EMI滤波器的层叠基体的分解立体图；
[0026] 图3是实施例1提供的EMI滤波器的等效电路图；
[0027] 图4是实施例2提供的EMI滤波器的层叠基体的分解立体图；
[002引图5是实施例2提供的EMI滤波器的等效电路图；
[0029] 图6是实施例3提供的EMI滤波器的层叠基体的分解立体图；
[0030] 图7是实施例3提供的EMI滤波器的等效电路图。
【具体实施方式】
[0031] 为了使本发明的目的、技术方案及优点更加清楚明白，W下结合附图及实施例，对 本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用W解释本发明，并 不用于限定本发明。此外，下面所描述的本发明各个实施方式中所设及到的技术特征只要 彼此之间未构成冲突就可W相互组合。
[0032] 本发明提供的一种折叠链式穿屯、电容结构的EMI滤波器，其外观立体结构如图1 所示，包括层叠基体5, 一个输入端子6曰、一个输出端子化、两个接地端子6c;输入端子6曰、 输出端子化和两个接地端子6c通过在层叠基体5外侧面涂上封装电极构成；
[0033] 其中，层叠基体是多层结构，包括多层基板、多层导电极板、多层接地极板和多个 金属过孔；导电极板与接地极板分别印刷在不同的基板上；印刷有导电极板的基板与设有 接地极板的基板间插层叠；
[0034] 首层导电极板的一端与输入端子连接；末层导电极板的一端与输出端子连接；接 地极板的两端分别与两个接地端子连接；金属过孔沿基板的层叠方向，各导电极板通过金 属过孔首尾相连，使得导电极板与接地极板形成空间折叠的链式穿屯、电容结构；调苄基板 数与层间距，可调节该滤波器的对地电容值。
[0035] W下结合具体实施例和附图，详细阐述本发明提供的折叠链式穿屯、电容结构的 EMI滤波器。
[0036] 实施例1
[0037] 实施例1提供的折叠链式穿屯、电容结构的EMI滤波器，层叠基体5采用介电常数 为3000的陶瓷材料构成，其层叠基体的分解立体图如图2所示意的，共屯层印有电极的基 体；电极包括接地极板和导电极板；
[0038] 从下至上，第一层陶瓷基体Ig上印刷有第四接地极板2d，第二层陶瓷基体If上印 刷有第=导电极板3c，第=层陶瓷基体Ie上印刷有第=接地极板2c，第四层陶瓷基体Id 上印刷有第二导电极板3b，第五层陶瓷基体Ic上印刷有第二接地极板化，第六层陶瓷基体 化上印刷有第一导电极板3曰，第屯层陶瓷基体Ia上印刷有第一接地极板2a;
[0039] 第一接地极板2a、第二接地极板化、第=接地极板2c和第四接地极板2d均与两 个接地端子6c连接；第一导电极板3a的第一端与输入端子6a连接，第二端通过第一金属 过孔4a与第二