一种高线性低噪声跨导放大器的制造方法
【技术领域】
[0001] 本发明属于集成电路领域，尤其涉及一种高线性低噪声跨导放大器。
【背景技术】
[0002] 近年来，人们对高数据率的迫切需求极大地激发了多模式多频段射频接收机的研 究、开发与应用。传统的多模式多频段接收机采用各频段单独优化的接收前端电路，从而导 致了较大的芯片面积与功耗（缩短了电池寿命）。同时，面对极大的带外干扰（如GSM标准 规定的OdBm带外干扰），普遍采用片外笨重的声表面波（SAW)滤波器，如图1(a)所示，这进 一步增加了电路板尺寸和总体成本。为了尽可能降低硬件成本，实现单芯片集成，图1(b) 所示的无SAW收发机结构被创新性地提出，并很快成为业界关注的焦点。为了获得好的抗 阻塞干扰能力，无SAW接收机设计摈弃了传统的电压模式方法，转而采用了新颖的电流模 式设计理念。
[0003] 基于电流模式的无SAW接收机射频前端电路结构如图2所示，包括宽带低噪声跨 导放大器（Low-Noise Transconductance Amplifier, LNTA)、电流型无源混频器和跨阻放 大器（Transimpedance Amplifier, TIA)。电流型无源混频器将TIA的输入阻抗搬移到射 频，由此在LNTA的负载端口呈现出高品质因素的带通滤波特性，从而避免了带外干扰信号 产生大的电压摆幅，进而压缩电路增益并产生失真。带外干扰信号下变频后被基带电容和 TIA进一步滤除，降低了对后级电路的线性度要求。整个接收前端电路没有高阻抗节点，因 此可以在没有SAW滤波器的情况下保持较高的线性度。
[0004] 得益于互补金属氧化物半导体（CMOS)工艺的不断发展，M0S场效应晶体管 (M0SFET)的截止频率得到了极大的提高，这使得基于反馈的宽带低噪声放大器设计成为可 能。然而反馈电路固有的二阶非线性相互作用恶化了传统的有源反馈型低噪声放大器的线 性度，不能满足当今无线系统日益严苛的线性度性能要求。
【发明内容】
[0005] 为解决上述技术问题，本发明提出一种高线性低噪声跨导放大器，在于提供一种 能够获得低噪声系数、高线性度、低功耗、又具有抗阻塞干扰能力的宽带低噪声跨导放大 器。
[0006] 本发明的技术方案为：一种高线性低噪声跨导放大器，包括：第一输入端、第二输 入端、第一部分电路以及第二部分电路；所述第一输入端与第一部分电路相连，所述第二输 入端与第二部分电路相连，且所述第一部分电路与第二部分电路呈镜像对称结构；
[0007] 所述第一部分电路包括：第一互补共源级、第二互补共源级、第一反馈级以及第一 负载级；所述第一互补共源级的输入端与第一输入端相连，所述第一互补共源级的输出端 与第一反馈级的输入端相连，所述第一反馈级的输出端与第一输入端相连，所述第二互补 共源级的输入端与第一输入端相连，所述第二互补共源级的输出端与第一互补共源级的输 出端相连，所述第二互补共源级的输出端与第一负载级相连；
[0008] 所述第二部分电路包括：第三互补共源级、第四互补共源级、第二反馈级以及第二 负载级；所述第三互补共源级的输入端与第二输入端相连，所述第三互补共源级的输出端 与第二反馈级的输入端相连，所述第二反馈级的输出端与第二输入端相连，所述第四互补 共源级的输入端与第二输入端相连，所述第四互补共源级的输出端与第三互补共源级的输 出端相连，所述第四互补共源级的输出端与第二负载级相连。
[0009] 进一步地，所述第一互补共源级包括：NM0S晶体管Mnl、PM0S晶体管M pl、隔直电容 器Q、隔直电容器C2、偏置电阻器札以及偏置电阻器R 2;隔直电容器C i的第一端与隔直电 容器C2的第一端相连，且隔直电容器C i和隔直电容器C 2的第一端共同作为第一互补共源 级的输入端；隔直电容器Ci的第二端与NM0S晶体管Μ nl的栅极相连，隔直电容器C2的第二 端与PM0S晶体管Mpl的栅极相连；偏置电阻器R i的第一端与NM0S晶体管Μ nl的栅极相连， 偏置电阻器&的第二端连接偏置电压V bnl;偏置电阻器R 2的第一端与PM0S晶体管Μ pl的栅 极相连，偏置电阻器私的第二端连接偏置电压V bpl;NM0S晶体管Μ nl的源极接地，PM0S晶体 管Mpl的源极连接电源V DD;NM0S晶体管Μ nl的漏极和PM0S晶体管Μ pl的漏极相连，共同作为 第一互补共源级的输出端；
[0010] 所述第二互补共源级包括：NM0S晶体管Mn2、PM0S晶体管Mp2、隔直电容器C 3、隔直 电容器C4、偏置电阻器私以及偏置电阻器R4;隔直电容器C 3的第一端与隔直电容器C 4的第 一端相连，且隔直电容器(：3和隔直电容器C4的第一端共同作为第二互补共源级的输入端； 隔直电容器C3的第二端与NM0S晶体管Μ n2的栅极相连，隔直电容器C 4的第二端与PM0S晶 体管Mp2的栅极相连；偏置电阻器R3的第一端与NM0S晶体管Mn2的栅极相连，偏置电阻器R 3的第二端连接偏置电压Vbn2;偏置电阻器R 4的第一端与PM0S晶体管Mp2的栅极相连，偏置电 阻器&的第二端连接偏置电压V bp2;NM0S晶体管Μ n2的源极接地，PM0S晶体管Μ p2的源极连 接电源VDD;NM0S晶体管Mn2的漏极和PM0S晶体管Mp2的漏极相连，共同作为第二互补共源 级的输出端；
[0011] 所述第一反馈级包括：NM〇S晶体管Mn3、PM0S晶体管Mp3、反馈电阻器R F1、隔直电容 器C5、隔直电容器C6、偏置电阻器1?5以及偏置电阻器R 6;隔直电容器C 5的第一端与隔直电 容器C6的第一端相连，且隔直电容器C 5和隔直电容器C 6的第一端共同作为第一反馈级的 输入端；隔直电容器C5的第二端与PM0S晶体管Μ p3的栅极相连，隔直电容器C 6的第二端与 NM0S晶体管Mn3的栅极相连；偏置电阻器R 6的第一端与NM0S晶体管Μ n3的栅极相连，偏置 电阻器&的第二端连接偏置电压V bn3;偏置电阻器R 5的第一端与PM0S晶体管Μ p3的栅极相 连，偏置电阻器1?5的第二端连接偏置电压V bp3;NM〇S晶体管Μ n3的漏极连接电源V DD，PM0S晶 体管Mp3的漏极接地；反馈电阻器R F1第一端与NM0S晶体管Μ n3的源极以及PM0S晶体管Μ p3的源极相连，所述反馈电阻器RF1第二端作为第一反馈级的输出端；
[0012] 所述第一负载级包括：交流耦合电容器。和负载电阻器Ru;交流耦合电容器(^ 的第一极板与第一反馈级的输入端相连，交流耦合电容器Cu的第二极板与负载电阻器R u的第一端相连，负载电阻器Ru的第二端接地。
[0013] 更进一步地，所述第一互补共源级中的NM0S晶体管Mnl和PM0S晶体管M pl的漏极 与第二互补共源级中的NM0S晶体管Mn2和PM0S晶体管Mp2的漏极相连，且均与第一反馈级 的输入端相连。
[0014] 进一步地，所述第二部分电路具体为：
[0015] 所述第三互补共源级包括：NM0S晶体管Mn4、PM0S晶体管Mp4、隔直电容器C 9、隔直电 容器Q。、偏置电阻器馬以及偏置电阻器R 1(];隔直电容器C 9的第一端与隔直电容器C i。的第 一端相连，且隔直电容器C9和隔直电容器C i。的第一端共同作为第三互补共源级的输入端； 隔直电容器C9的第二端与NM0S晶体管Mn4的栅极相连，隔直电容器C i。的第二端与PM0S晶 体管Mp4的栅极相连；偏置电阻器R9的第一端与NM0S晶体管Mn4的栅极相连，偏置电阻器R 9的第二端连接偏置电压Vbnl;偏置电阻器R i。的第一端与PM0S晶体管Μ p4的栅极相连，偏置 电阻器&。的第二端连接偏置电压V bpl;NM0S晶体管Μ n4的源极接地，PM0S晶体管Μ p4的源极 连接电源VDD;NM0S晶体管Μ n4的漏极和PM0S晶体管Μ p4的漏极相连，共同作为第三互补共 源级的输出端；
[0016] 所述第四互补共源级包括：NM0S晶体管Mn5、PM0S晶体管Mp5、隔直电容器C 7、隔直 电容器Cs、偏置电阻器馬以及偏置电阻器Rs;隔直电容器C 7的第一端与隔直电容器C s的第 一端相连，且隔直电容器(：7和隔直电容器Cs的第一端共同作为第四互补共源级的输入端； 隔直电容器C7的第二端与NM0S晶体管Μ n5的栅极相连，隔直电容器C s的第二端与PM0S晶 体管Mp5的栅极相连；偏置电阻器R 7的第一端与NM0S晶体管Μ n5的栅极相连，偏置电阻器R 7的第二端连接偏置电压Vbn2;偏置电阻器R s的第一端与PM0S晶体管Mp5的栅极相连，偏置电 阻器^的第二端连接偏置电压V bp2;NM0S晶体管Μ n5的源极接地，PM0S晶体管Μ p5的源极连 接电源VDD;NM0S晶体管Mn5的漏极和PM0S晶体管Mp5的漏极相连，共同作为第四互补共源 级的输出端；
[0017] 所述第二反馈级包括：NM0S晶体管Mn6、PM0S晶体管Mp6、反馈电阻器R F2、隔直电容 器Cn、隔直电容器C12、偏置电阻器Rn以及偏置电阻器R 12;隔直电容器C n的第一端与隔直 电容器C12的第一端相连，且隔直电容器C n和隔直电容器C12的第一端共同作为第二反馈级 的输入端；隔直电容器Cn的第二端与PM0S晶体管Μ p6的栅极相连，隔直电容器C 12的第二 端与NM0S晶体管Mn6的栅极相连；偏置电阻器R 12的第一端与NM0S晶体管Μ n6的栅极相连， 偏置电阻器R12的第二端连接偏置电压V bn3;偏置电阻器R η的第一端与PM0S晶体管Μ p6的 栅极相连，偏置电阻器Rn的第二端连接偏置电压V bp3;N