一种基于cnfet的单边沿脉冲信号发生器的制造方法
【技术领域】
[0001] 本发明涉及一种脉冲信号发生器，尤其是涉及一种基于CNFET的单边沿脉冲信号 发生器。
【背景技术】
[0002] 触发器作为时序电路的基础，通常占电路功耗的20% -50%，高性能触发器有利 于加快集成电路速率，降低电路功耗。脉冲式触发器相比主从型触发器可以有效降低电路 间的延迟，单闩锁结构也大大简化了电路设计。显性脉冲式触发器是由一个独立的脉冲信 号发生器和锁存器构成。脉冲信号发生器作为单独部分可以与多个显性脉冲式触发器共享 脉冲信号，从而有效地节省硬件开销降低大规模电路功耗。显性脉冲式触发器中脉冲信号 发生器的设计将会影响到显性脉冲式触发器的综合性能。然而现有文献往往注重的是对锁 存器的研究而对脉冲信号发生器的研究较为缺乏，传统的脉冲信号发生器在功耗，速度等 方面的表现并不理想。
[0003] 集成电路的发展遵循着摩尔定律，但随着芯片设计进入深亚微米阶段，M0S管工 艺开始逼近其物理极限，集成电路设计领域面临着许多新的挑战：比如短沟道效应，光刻 技术，高的泄漏电流，薄氧化层隧穿效应等。因此，发展新型电子器件及其低功耗电路已 成为目前研究领域的热点，如单电子晶体管，双门浮栅晶体管，CNFET管（CarbonNanotube FieldEffectTransistor，碳纳米管场效应晶体管）等新器件大量涌现。其中CNFET管 是一种新型的低功耗高性能器件，它良好的电学和化学特性吸引了不少电子设计者的兴 趣.将CNFET应用到低功耗集成电路芯片中，不仅能增强器件的性能，而且还丰富了微小 面积芯片的功能，目前利用CNFET设计的低功耗逻辑电路也大量涌现。
[0004] 文南犬《DesignoflowpowerandHighperformancePulseFlip-flop》， 《Structureanddesignmethodforpulse-triggeredflip-flopatswitchlevelAn explicit-pulseddouble-edgetriggeredJKflip-flop》中米用M0S管设计的单边沿脉 冲信号发生器是一种结构简单，且性能优秀的脉冲信号发生器，其电路图如图1所示。分 析图1所示电路可知，该单边沿脉冲信号发生器用一个接地的PM0S管对节点Y进行充放 电，用反相器来产生延时的时钟信号clkl后再通过信号竞争在时钟上升沿产生窄脉冲信 号cklp输出。分析该单边沿脉冲信号发生器可知，栅极接地的PM0S管Ml是一直导通的， 在放电路径导通时就会形成从电源VDD至地的短路路径，增加了短路功耗，由此导致该单 边沿脉冲信号发生器的功耗增高，并且由于其采用M0S管设计，受M0S管本身特性的局限， 其速度也较低。
[0005] 鉴此，利用CNFET管来设计一种基于CNFET的单边沿脉冲信号发生器提高单边沿 脉冲信号发生器的速度、降低单边沿脉冲信号发生器的功耗，对于脉冲式触发器的高速低 功耗设计具有重要意义。
【发明内容】
[0006] 本发明所要解决的技术问题是提供一种高速低功耗的基于CNFET的单边沿脉冲 信号发生器。
[0007] 本发明解决上述技术问题所采用的技术方案为：一种基于CNFET的单边沿脉冲信 号发生器，包括第一CNFET管、第二CNFET管、第三CNFET管、第四CNFET管、第五CNFET管、 第六CNFET管和第七CNFET管，所述的第一CNFET管、所述的第三CNFET管和所述的第六 CNFET管为P型CNFET管，所述的第二CNFET管、所述的第四CNFET管、所述的第五CNFET管 和所述的第七CNFET管为N型CNFET管；
[0008] 所述的第一CNFET管的源极、所述的第一CNFET管的衬底、所述的第三CNFET管 的衬底、所述的第六CNFET管的源极和所述的第六CNFET管的衬底均接入电源，所述的第 一CNFET管的栅极、所述的第二CNFET管的栅极、所述的第三CNFET管的源极和所述的第四 CNFET管的栅极连接且其连接端为所述的基于CNFET的单边沿脉冲信号发生器的信号输入 端，所述的第一CNFET管的漏极、所述的第二CNFET管的漏极、所述的第三CNFET管的栅极 和所述的第五CNFET管的栅极连接，所述的第三CNFET管的漏极、所述的第四CNFET管的漏 极、所述的第六CNFET管的栅极和所述的第七CNFET管的栅极连接，所述的第四CNFET管的 源极和所述的第五CNFET管的漏极连接，所述的第六CNFET管的漏极和所述的第七CNFET 管的漏极连接且其连接端为所述的基于CNFET的单边沿脉冲信号发生器的信号输出端，所 述的第二CNFET管的源极、所述的第二CNFET管的衬底、所述的第四CNFET管的衬底、所述 的第五CNFET管的源极、所述的第五CNFET管的衬底、所述的第七CNFET管的源极和所述的 第七CNFET管的衬底均接地。
[0009] 所述的第一CNFET管、所述的第二CNFET管、所述的第六CNFET管和所述的第七 CNFET管为管径为0. 398nm的CNFET管，所述的第三CNFET管、所述的第四CNFET管和所述 的第五CNFET管为管径为0. 293nm的CNFET管。该结构中，管径大的CNFET阈值高，提供更 多的反向信号的延迟时间，从而增加脉冲宽度与幅度，提升驱动能力，管径小的CNFET阈值 低，提升电路速度。
[0010]与现有技术相比，本发明的优点在于在基于CNFET的单边沿脉冲信号发生器的信 号输入端接入输入信号时，第一CNFET管的漏极、第二CNFET管的漏极、第三CNFET管的栅 极和第五CNFET管的栅极的连接节点处生成的信号为输入信号的反相信号，输入信号和第 一CNFET管的漏极、第二CNFET管的漏极、第三CNFET管的栅极和第五CNFET管的栅极的连 接节点处生成的信号控制基于CNFET的单边沿脉冲信号发生器内部节点的充放电路径，使 充放电路径交替导通来生成脉冲信号；当输入信号为低电平（即〇)时，输入信号的反相信 号为高电平（即1)，此时第三CNFET管和第四CNFET管截止，第五CNFET管导通，第四CNFET 管的源极和第五CNFET管的漏极的连接节点处电平下拉为0,基于CNFET的单边沿脉冲信 号发生器的信号输出端输出低电平；当输入信号由低电平（即0)跳变为高电平（即1)时， 由于第一CNFET管和第二CNFET管的作用，第一CNFET管的漏极、第二CNFET管的漏极、第 三CNFET管的栅极和第五CNFET管的栅极的连接节点处生成的信号相对于输入信号存在短 暂延时，第四CNFET管先于第三CNFET管导通，第三CNFET管的漏极、第四CNFET管的漏极、 第六CNFET管的栅极和第七CNFET管的栅极的连接节点处电压先被下拉为低电平0,此时 基于CNFET的单边沿脉冲信号发生器的信号输出端输出高电平；短暂延时后，第三CNFET管 导通，第五CNFET管截止，第三CNFET管的漏极、第四CNFET管的漏极、第六CNFET管的栅极 和第七CNFET管的栅极的连接节点被充为高电平，此时基于CNFET的单边沿脉冲信号发生 器的信号输出端的电平被下拉为低电平，形成一个窄脉冲信号；当输入信号为高电平1时， 第三CNFET管导通，第五CNFET管截止，第三CNFET管的漏极、第四CNFET管的漏极、第六 CNFET管的栅极和第七CNFET管的栅极的连接节点为高电平，此时基于CNFET的单边沿脉冲 信号发生器的信号输出端的输出信号为低电平；由此本发明的基于CNFET的单边沿脉冲信 号发生器的充放电路径是交替导通的，在工作时不存在短路路径，从而节省了短路功耗，并 且由于CNFET管本身的高速低功耗特性，相对于现有的单边沿脉冲信号发生器速度大幅提 升，功耗大幅下降。
【附图说明】
[0011] 图1为现有技术的采用M0S管设置的单边沿脉冲信号发生器的电路图；
[0012] 图2为本发明的基于CNFET的单边沿脉冲信号发生器的电路图；
[0013] 图3为本发明的基于CNFET的单边沿脉冲信号发生器的功能仿真图；
[0014] 图4为本发明的基于CNFET的单边沿脉冲信号发生器的能耗图。
【具体实施方式】
[0015] 以下结合附图实施例对本发明作进一步详细描述。
[0016] 实施例一：如图2所示，一种基于CNFET的单边沿脉冲信号发生器，包括第一 CNFET管N1、第二CNFET管N2、第三CNFET管N3、第四CNFET管N4、第五CNFET管N5、第六 CNFET管N6和第七CNFET管N7,第一CNFET管N1、第三CNFET管N3和第六CNFET管N6为 P型CNFET管，第二CNFET管N2、第四CNFET管N4、第五CNFET管N5和第七CNFET管N7为 N型CNFET管；第一CNFET管N1的源极、第一CNFET管N1的衬底、第三CNFET管N3的衬底、 第六CNFET管N6的源极和第六CNFET管N6的衬底均接入电源VDD，第一CNFET管N1的栅 极、第二CNFET管N2的栅极、第三CNFET管N3的源极和第四CNFET管N4的栅极连接且其连 接端为基于CNFET的单边沿脉冲信号发生器的信号输入端，第一CNFET管N1的漏极、第二 CNFET管N2的漏极、第三CNFET管N3的栅极和第五CNFET管N5的栅极连接，第三CNFET管 N3的漏极、第四CNFET管N4的漏极、第六CNFET管N6的栅极和第七CNFET管N7的栅极连 接，第四CNFET管N4的源极和第五CNFET管N5的漏极连接，第六CNFET管N6的漏极和第 七CNFET管N7的漏极连接且其连接端为基于CNFET的单边沿脉冲信号发生器的信号输出 端，第二CNFET管N2的源极、第二CNFET管N2的衬底、第四CNFET管N4的衬底、第五CNFET 管N5的源极、第五CNFET管N5的衬底、第七CNFET管N7的源极和第七CNFET管N7的衬底 均接地。
[0017] 本发明的基于CNFET的单边沿脉冲信号发生器的工作过程为：基于CNFET的单 边沿脉冲信号发生器的信号输入端接入的输入信号记为in，in的反相信号记为第一 CNFET管的漏极、第二CNFET管的漏极、第三CNFET管的栅极和第五CNFET管的栅极的连接 节点A处生成的信号为输入信号的反相信