适用于延迟锁相环的高性能电荷泵的制作方法
【技术领域】
[0001]本发明涉及集成电路设计领域，特别涉及一种用于延迟锁相环的高性能电荷栗。
【背景技术】
[0002]电荷栗电路在延迟锁相环中起着非常重要的作用，主要功能是把鉴频鉴相器的数字信号UP和DN信号转换为模拟信号来控制压控延迟线的延迟(UP表示上拉信号，控制电荷栗充电；DN表示下拉信号，控制电荷栗放电)。当鉴频鉴相器可以检测到很小的相位误差时，电荷栗对整个环路的性能起着决定性作用。
[0003]单端电荷栗应用广泛，因为其结构简单，功耗低。典型的单端电荷栗根据开关位置的不同主要分为三类:漏端、栅端、源端。第一种电荷栗为两个M0S开关处在电流源M0S管的的漏端。由于NM0S和PM0S开关导通时会出现很大的尖峰电流，导致其两端电压差很大，因此很难达到电流的匹配。第二种电荷栗使用开关控制电流源M0S管的栅极，从而避免了开关所带来的非理想效应对输出的影响，同时保证电流源处在饱和区。这种结构的缺点是速度较慢，因为栅极的寄生电容较大，因此要取得同样的工作速度会增加功耗。第三种电荷栗的开关处在电流镜的源端。和第二种相比工作速度更快，而且去除了沟道电荷注入效应，但仍然存在时钟馈通和电荷共享效应。
【发明内容】
[0004]为克服现有技术的不足，解决传统电荷栗电流源失配以及各种非理想效应对电路性能的影响。为此，本发明采取的技术方案是适用于延迟锁相环的高性能电荷栗，包括DN差分数模转换部分、UP差分数模转换部分，DN差分数模转换部分由NM0S管M1-M7构成，NM0S管M3-M7源极接地，NM0S管M5、M6栅极、Ml源极相连，NM0S管M3、M4、M7栅极、M2漏极相连，NM0S管M5、M7漏极、NM0S管M6栅极相连，NM0S管M3、M6漏极、NM0S管M7栅极相连，NM0S管Ml、M2栅极分别接DN差分输入_、+ ；NM0S管M18、M19栅极相连并连接偏置电压，M4漏极作为输出连接放大器反相输入端；UP差分数模转换部分与DN差分数模转换部分结构相同，接DN差分输入_、+的端子转为对应连接UP差分输入_、+，输出连接放大器同相输入端；放大器输出端连M8、M9栅极作为偏置电压，并设置为负反馈，放大器同相输入端作为电荷栗输出端。
[0005]本发明的特点及有益效果是:
[0006]本发明提出了一种高性能电荷栗用以解决传统电荷栗电流源失配以及各种非理想效应对电路性能的影响。其控制电流源的方式是采用控制电流源栅压来实现，因此去除了电荷分享等非理想效应，而且使用NM0S管作为开关管，去除了 NM0S和PM0S同时作为开关管所造成的不匹配的影响。同时使用正反馈技术，克服了工作速度慢的问题，提高了电路的工作速度。最后采用单位增益放大器进一步提高了电路的匹配度。
【附图说明】
:
[0007]图1延迟锁相环结构。
[0008]图2使用正反馈技术的电荷栗。
[0009]图3高性能电荷栗总体结构。
【具体实施方式】
[0010]延迟锁相环结构如图1所示，它是由一条压控游标延迟链、一个鉴频鉴相器、一个电荷栗和一个低通滤波器构成。
[0011]本发明中提出的电荷栗结构如图2所示，其控制电流源的方式是采用控制电流源栅压来实现，因此去除了电荷分享等非理想效应，而且使用NM0S管作为开关管，去除了NM0S和PM0S同时作为开关管所造成的不匹配的影响。同时使用正反馈技术，克服了工作速度慢的问题，提高了电路的工作速度。最后采用单位增益放大器进一步提高了电路的匹配度。
[0012]图2中电路M6、M7管形成正反馈，其原理为:加入M6、M7管后，随着UP的下降，弓丨起A点的电位上升，而A点电位的上升又引起B点电位的下降，而B点电位的下降反过来又影响A点电位的上升，从而形成正反馈。同时增加从M6管对A点的充放电支路，从而提高电路速度。
[0013]其正反馈系数α和增益Αν分别为:
[0014]a = (ff/L)6/ (ff/L)5
[0015]其中，W/L是M0S管宽长比，下角标表示晶体管序号。
[0016]Αν= [1/(1-α)][μ n (ff/L) / μ p (ff/L) 5]1/2
[0017]其中，μ η表不电子迀移率，μ ρ表不空穴迀移率。
[0018]而电路的开关速度，与偏置电流源的大小以及与Α、Β节点电容大小有关。而α的最大值为1，当α大于1时，就会出现滞后现象。本发明电荷栗总体结构如图3所示。
[0019]通过采用NM0S管作为控制管，不会出现NM0S和PM0S不匹配而产生的误差。而且消除了时间失配，不需要增加反相器，因而也就不需要增加抵消反相器延迟的传输门。
[0020]本发明所提出的高性能电荷栗用以解决传统电荷栗电流源失配以及各种非理想效应对电路性能的影响。通过采用正反馈技术来提高电路的工作速度。通过采用NM0S开关以及单位增益放大器来提升电路整体的匹配度。并且整体电路的设计避免了电荷分享等非理想效应。在电路实现时要尽量减小Α、Β点的电容，但是使用小的沟道长度会使得电流源输出阻抗变小，因此电流镜和电流源的沟道长度需要折衷考虑。
【主权项】
1.一种适用于延迟锁相环的高性能电荷栗，其特征是，包括DN差分数模转换部分、UP差分数模转换部分，DN差分数模转换部分由NMOS管M1-M7构成，NMOS管M3-M7源极接地，NMOS管M5、M6栅极、Ml源极相连，NMOS管M3、M4、M7栅极、M2漏极相连，NMOS管M5、M7漏极、NMOS管M6栅极相连，NMOS管M3、M6漏极、NMOS管M7栅极相连，NMOS管Ml、M2栅极分别接DN差分输入_、+ ；NM0S管M18、M19栅极相连并连接偏置电压，M4漏极作为输出连接放大器反相输入端；UP差分数模转换部分与DN差分数模转换部分结构相同，接DN差分输入-、+的端子转为对应连接UP差分输入-、+，输出连接放大器同相输入端；放大器输出端连M8、M9栅极作为偏置电压，并设置为负反馈，放大器同相输入端作为电荷栗输出端。
【专利摘要】本发明涉及集成电路设计，为解决传统电荷泵电流源失配以及各种非理想效应对电路性能的影响。为此，本发明采取的技术方案是适用于延迟锁相环的高性能电荷泵，包括DN差分数模转换部分、UP差分数模转换部分，DN差分数模转换部分由NMOS管M1-M7构成，NMOS管M3-M7源极接地，NMOS管M5、M6栅极、M1源极相连，NMOS管M3、M4、M7栅极、M2漏极相连，NMOS管M5、M7漏极、NMOS管M6栅极相连，NMOS管M3、M6漏极、NMOS管M7栅极相连，NMOS管M1、M2栅极分别接DN差分输入-、+；UP差分数模转换部分与DN差分数模转换部分结构相同。本发明主要应用于集成电路设计场合。
【IPC分类】H03L7/08
【公开号】CN105281753
【申请号】CN201510689701
【发明人】姚素英, 杨聪杰, 徐江涛, 高静, 史再峰, 聂凯明, 高志远
【申请人】天津大学
【公开日】2016年1月27日
【申请日】2015年10月22日