晶体管功率放大器的输入电路和设计这种电路的方法

文档序号:9550835阅读:777来源:国知局
晶体管功率放大器的输入电路和设计这种电路的方法
【专利说明】晶体管功率放大器的输入电路和设计这种电路的方法
[0001]本申请是申请日为2008年7月21日,名称为“晶体管功率放大器的输入电路和设计这种电路的方法”,申请号为200880105804.0的发明专利申请的分案申请。
技术领域
[0002]本发明总体上涉及晶体管放大器,并且更具体地说,涉及这种晶体管功率放大器的输入电路。
[0003]【背景技术】和

【发明内容】

[0004]如本领域已知的,经常期望在广泛的输入功率电平上线性且高效地操作放大器。为了设计这种功率放大器,设计了固定输入阻抗网络,其在高输入功率电平的性能与低输入功率电平的性能之间进行权衡。
[0005]如本领域还已知的,氮化镓(GaN)晶体管是工作在高电压(通常,20到50V)以及高电流密度(高达1.5A/mm)的高带隙半导体器件。这些器件已经表明,对于大外围器件(在2mm以上)而言,在从2到20GHz频率范围内产生6W/mm的功率。在高达40GHz的更高频率处,这些晶体管已经表明产生高达4W/_的输出功率。
[0006]如图4所示,一种类型的GaN包括伽玛栅极(Gamma gate)(即,具有延伸到栅漏区的外伸(有时可以被称为场板)的栅极)。外伸的目的是减小在该区域中的场,以使得可以在高电压处操作晶体管来使用GaN的宽带隙的性质。这是通常用于S、C、X和Ku带处的所有我们的MMIC设计应用中的晶体管类型。晶体管(例如,GaN)被用来设计在军用雷达、通信和商用基站应用中使用的高功率放大器。功率放大器通常被设计为以指定功率电平在指定频带上工作。在带内的给定频率处,通过其传输特性(即,输出功率与输入功率(驱动)的比)来度量放大器响应。随着输入驱动的增加,输出功率初始是输入功率的线性函数,但是最终到达饱和或压缩。
[0007]众所周知,小信号意味着晶体管(FET)的线性操作,而大信号意味着晶体管的非线性操作。根据定义,线性操作意味着系统或放大器的最小扰动。对于具有小于20dB的增益、产生1W饱和输出功率的放大器,几毫瓦的输入驱动功率的应用将被认为是线性操作。由以下线性等式来给出放大器的响应:Pout = (SS增益)XPin,其中,SS增益是放大器的小信号增益并且在等式中是常量。随着Pin增加,该关系保持到超过其则用LS增益(大信号增益)替代SS增益的输入驱动电平,所述LS增益不再是常量。在特定驱动电平处,LS增益比SS增益低ldB,并且是在Pout vs Pin传输曲线中被称为ldB压缩点的区域。如图5所示,超过ldB压缩点,正常放大器将遵从以下增益响应:Pin增加ldB,增益下降ldB(ldB/ldB)0通过表现出ldB/2dB或ldB/3dB等斜率来从大信号区域中的该增益响应偏移的放大器可以被描述为具有软压缩。
[0008]在存在电压和电流的空间和时间相关性的微波频率处,习惯上使用功率而不是电压。电压与功率的平方根成比例。放大器的每个功率电平对应于电压和电流。在小信号状态,电压和电流是正弦曲线。在大信号状态,正弦曲线的输入可能导致具有失真电压和电流形状的输出。所以按照功率来讨论会变得更容易。在小信号区域,可以由电压和电流的简单乘法来获得功率。在大信号区域,功率是复电压与电流在一个周期上的积分。
[0009]在图5中示出了晶体管或功率放大器的典型传输特性,其说明了在较低输入功率电平处的线性区和在较高输入功率电平处的硬饱和区。在图5上还绘出说明了理想晶体管的传输特性的实线。两个曲线具有标记为Pin(dBm(分贝毫瓦))(输入驱动电平)的公共X轴。顶部曲线是对于Pin的Pout或功率输出。底部曲线是对于Pin的用dB表示的增益。
[0010]观察具有场板的基于GaN的晶体管和工作在高电压的功率放大器,以展示同样在图5中用虚线描绘的“软压缩”特性。晶体管的ldB压缩发生在Pin = 9dBm处,而“理想的”晶体管饱和发生在Pin = 13dBm或更高处。因为软压缩,非理想FET将需要较高的输入驱动电平来获得器件的功率饱和,并且用这种FET设计的放大器还将需要比正常更高的驱动。此外,2级GaN放大器将需要在级之间保守地选择FET比率,由此使得效率降低。
[0011]用于设计晶体管的输入阻抗的方法通常如下:第一,输出调谐器负载与50欧姆匹配。接下来,小信号源拉动被用于为最佳输出功率确定最佳源匹配。(源或负载拉动是指改变晶体管在史密斯图周围的输入或输出匹配直到达到最优的性能为止的技术。)可选地,还可以从在器件的正常工作范围内预定频率(这里,例如频率为3GHz)处的器件的S参数中获得源匹配在史密斯图上的位置。该源匹配还被称为器件的输入的小信号共轭匹配。接下来,以该固定的源匹配,在器件上从低驱动电平到高驱动电平执行负载拉动。驱动电平应当足够高以将输出驱动进入压缩至少3dB。接下来,从低驱动电平到高驱动电平来生成功率和效率轮廓线,并且注意功率和效率负载目标的位置。接下来,在功率和效率负载目标处获得Pout vs Pin的传输曲线。系统还记录Gt和Gp (转换器增益和功率增益)、来自器件输入(S11)的反射功率,或在有关参数的数个其它测量之间的回波损耗。如在图5所示,传输曲线Pout对Pin清楚地展示了软压缩特性。注意,输入驱动电平需要使器件饱和。
[0012]因此,当GaN器件的输入使用传统的小信号共轭匹配来进行匹配或者在低驱动处被匹配时,器件展示出“软”压缩特性,而不是期望的ldB/ldB硬压缩拐点,如Pout vs Pin传输特性所显示。
[0013]申请者已经发现,使用固定输入阻抗网络(即,具有在低输入功率电平和高输入功率电平处相同的分量的输入阻抗),高输入功率电平处的放大器效率存在显著退化。当这种输入阻抗网络被耦合到具有场板并且具有GaN晶体管功率放大器的晶体管的栅电极时,申请者已经确定该显著的退化。更具体地说,关于GaN晶体管,已经发现这种晶体管展示出软压缩(即,在晶体管的线性放大区与晶体管的非线性放大区之间逐渐过渡)。
[0014]更具体地说,申请者已经发现,可以在器件的具有相对大的输入信号驱动电平而不是具有相对低的信号输入驱动电平的输入处使用匹配过程,来显著地减少或消除在GaN器件中的软压缩。更具体地说,一旦大信号条件或高驱动下重匹配器件,并然后扫描在功率或效率功率负载处的传输曲线,则显著地去除或消除传输特性中的软压缩特征。
[0015]根据本发明,提供一种电路,其具有:输入匹配网络;晶体管,其耦合到所述阻抗网络的输出;并且其中,当向所述输入匹配网络馈送具有相对低的功率电平的输入信号时,所述输入匹配网络具有第一输入阻抗,并且其中,当向所述输入匹配网络馈送具有相对高的功率电平的输入信号时,所述输入匹配网络具有不同于所述第一输入阻抗的输入阻抗。
[0016]在一个实施例中,所述晶体管具有场板。
[0017]在一个实施例中,所述晶体管是氮化镓晶体管。
[0018]根据本发明的另一个特征,提供一种电路,其具有:晶体管,其具有输入电极;输入匹配网络,其具有由输入信号馈送的输入并且具有连接到所述晶体管的输入电极的输出;功率电平感测电路,其由所述输入信号来馈送;并且其中,所述输入匹配网络响应于所述功率电平感测电路进行以下操作:当所述功率电平感测电路感测到所述输入信号具有相对低的功率电平时,用第一输入阻抗来配置所述输入匹配网络;以及当所述功率电平感测电路感测到所述输入信号具有相对高的功率电平时,用不同于所述第一输入阻抗的输入阻抗来配置所述输入匹配网络。
[0019]在一个实施例中,当所述功率电平感测电路感测到所述输入信号具有相对高的功率电平时,所述输入匹配网络具有串联地耦合在所述输入信号与所述晶体管的输入电极之间的第一电感,并且其中,当所述功率电平感测电路感测到所述输入信号具有相对低的功率电平时,所述输入匹配网络具有串联地耦合在所述输入信号与所述晶体管的输入电极之间的第二电感。
[0020]在一个实施例中,所述输入匹配网络包括:一对电气部件和至少一个开关。所述开关响应于所述功率电平感测电路进行操作,来在所述相对高或相对低的功率电平中的一个处,将所述一对电气部件中的一个从所述输入匹配网络电气地去耦合,并且进行操作来在所述相对高或相对低的功率电平中的另一个处,将所述一对电气部件中的所述一个电气地耦合到所述输入匹配网络。
[0021]因此,本发明包括输入信号功率电平依赖元件(S卩,可配置输入匹配网络)。首先,将最优小信号输入匹配网络配置附接到GaN晶体管。这在低驱动功率(即,低信号功率电平)处提供了良好的稳定性、回波损耗和从RF输入到放大晶体管的功率传输,但是在高驱动功率(g卩,高信号功率电平)下具有差的性能。然后,重配置的输入匹配网络用于仅在高输入信号功率电平的情况下将相位角旋转(即,匹配)到对于实现没有软压缩的峰值性能来说最优的相位角。例如,在2.5_外围晶
当前第1页1 2 3 4 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1