用于电感器件的耦合结构的制作方法

文档序号:9550889阅读:378来源:国知局
用于电感器件的耦合结构的制作方法
【专利说明】
[0001] 相关申请的交叉参考
[0002] 本申请是2013年10月8日提交的第14/075, 021号美国临时专利申请的部分继 续申请,其全部内容结合于此作为参考。
技术领域
[0003] 本发明总体涉及集成电路,更具体地,涉及时钟电路。
【背景技术】
[0004] 在集成电路中,时钟树通常用于为多个组件分配共同的时钟信号以使多个组件的 操作同步。集成电路的两个或多个钟控(clocked)组件的时钟信号的到达时间的不同可以 导致集成电路的操作中的误差。在一些应用中,用于分配共同时钟信号的时钟树包括诸如Η 树网(H-treemeshes)或平衡缓冲树的结构。在许多情况下,所分配时钟信号的到达时间 的不匹配的最小化是通过足够大的驱动电流来实现的,该驱动电流用于沿着时钟树分配共 同的时钟信号。随着时钟信号的频率的增大,用于驱动时钟树的功耗也增大。而且,时钟树 的各级时钟缓冲器通常从电源电网抽取大电流,从而引起电源电压的电压降而影响附近组 件的性能。在一些应用中,时钟树消耗集成电路总功耗的20%至40%。

【发明内容】

[0005] 根据本发明的一个方面,提供了一种电路,包括:耦合结构,包括两个或多个导电 回路和一组导电路径,将两个或多个导电回路电连接;以及第一电感器件,与两个或多个导 电回路的第一导电回路磁耦合。
[0006] 优选地,自顶向下观察,第一导电回路围绕第一电感器件。
[0007] 优选地,自顶向下观察,第一电感器件围绕第一导电回路。
[0008] 优选地,两个或多个导电回路的第一导电回路包括第一端和第二端;两个或多个 导电回路的第二导电回路包括第一端和第二端;以及一组导电路径包括:第一导电路径, 将第一导电回路的第一端与第二导电回路的第一端电连接;和第二导电路径,将第一导电 回路的第二端与第二导电回路的第二端电连接。
[0009] 优选地,对第一导电路径和第二导电路径进行布线,使得自顶向下观察,第一导电 路径与第二导电路径交叉。
[0010] 优选地,对第一导电路径和第二导电路径进行布线,使得自顶向下观察,第一导电 路径和第二导电路径中都具有成角度的拐角。
[0011] 优选地,该电路还包括:第一屏蔽结构;以及第二屏蔽结构,自顶向下观察,一组 导电路径中的至少一部分位于第一屏蔽结构与第二屏蔽结构之间。
[0012] 优选地,该电路还包括:第二电感器件,与两个或多个导电回路的第二导电回路磁 耦合。
[0013] 优选地,两个或多个导电回路的第一导电回路与第二导电回路之间间隔的长度等 于或大于100μm。
[0014] 优选地,耦合结构还包括:另外两个或多个导电回路;和另外一组导电路径,将另 外两个或多个导电回路电连接;另外两个或多个导电回路的第一导电回路与第二电感器件 磁耦合;以及两个或多个导电回路的第二导电回路与另外两个或多个导电回路的第二导电 回路磁耦合。
[0015] 优选地,该电路还包括:第三电感器件,与两个或多个导电回路的第二导电回路和 另外两个或多个导电回路的第二导电回路磁耦合。
[0016] 根据本发明的另一方面,提供了一种电路,包括:第一振荡器,包括电感器件;第 二振荡器,包括电感器件;以及耦合结构,包括:第一导电回路,与第一振荡器的电感器件 磁耦合;第二导电回路,与第二振荡器的电感器件磁耦合;和一组导电路径,将第一导电回 路与第二导电回路电连接。
[0017] 优选地,自顶向下观察,第一导电回路围绕第一振荡器的电感器件;以及
[0018] 自顶向下观察,第二导电回路围绕第二振荡器的电感器件。
[0019] 优选地,自顶向下观察,第一振荡器的电感器件围绕第一导电回路;以及自顶向下 观察,第二振荡器的电感器件围绕第二导电回路。
[0020] 优选地,第一导电回路包括第一端和第二端;第二导电回路包括第一端和第二端; 以及一组导电路径包括:第一导电路径,将第一导电回路的第一端与第二导电回路的第一 端电连接;和第二导电路径,将第一导电回路的第二端与第二导电回路的第二端电连接。 [0021 ] 优选地,对第一导电路径和第二导电路径进行布线,使得自顶向下观察,第一导电 路径与第二导电路径交叉。
[0022] 优选地,对第一导电路径和第二导电路径进行布线,使得自顶向下观察,第一导电 路径和第二导电路径均具有成角度的拐角。
[0023] 优选地,该电路还包括:第一屏蔽结构;以及第二屏蔽结构,自顶向下观察,一组 导电路径中的至少一部分位于第一屏蔽结构与第二屏蔽结构之间。
[0024] 根据本发明的又一方面,提供了一种方法,包括:响应于由第一振荡器的第一电感 器件生成的第一磁场,在耦合结构的第一导电回路处生成感应电流;以及通过耦合结构的 一组导电路径将感应电流传输至耦合结构的第二导电回路,其中,一组导电路径将第一导 电回路与第二导电回路电连接,第二振荡器的第二电感器件通过耦合结构与第一振荡器的 第一电感器件磁耦合。
[0025] 优选地,该方法还包括:响应于通过耦合结构的第二导电回路的感应电流,生成第 二磁场;响应于第二磁场,在第三导电回路处生成另一感应电流;以及通过耦合结构的另 一组导电路径将另一感应电流传输至耦合结构的第四导电回路,其中,另一组导电路径将 第三导电回路与第四导电回路电连接。
【附图说明】
[0026] 以实例但非限制的形式示出一个或多个实施例,在附图中,具有相同参考标号的 元件表示相似的元件。
[0027] 图1是根据一个或多个实施例的两个振荡器的示意图。
[0028] 图2A是根据一个或多个实施例的可用于图1中的一个或两个振荡器的电容器阵 列的不意图。
[0029] 图2B是根据一个或多个实施例的可用于图1中的一个或两个振荡器的变容二极 管的示意图。
[0030] 图3是根据一个或多个实施例的六个振荡器的示意图。
[0031] 图4是根据一个或多个实施例的一套主从微调单元的功能框图。
[0032] 图5是根据一个或多个实施例的脉冲分配网络的示意图。
[0033] 图6是根据一个或多个实施例的使振荡器同步的方法的流程图。
[0034] 图7是根据一个或多个实施例的环形振荡器的示意图。
[0035] 图8是根据一个或多个实施例的另一个环形振荡器的示意图。
[0036] 图9是根据一个或多个实施例的耦合结构和对应的电感器件的顶视图。
[0037] 图10是根据一个或多个实施例的具有或不具有耦合结构的两个电感器件之间的 耦合系数随频率变化的示图。
[0038] 图11A至图11C是根据一个或多个实施例的耦合结构和对应的电感器件的顶视 图。
[0039] 图12A至图12E是根据一个或多个实施例的耦合结构和对应的电感器件的顶视 图。
[0040] 图13A至图13B是根据一个或多个实施例的耦合结构和对应的电感器件的顶视 图。
[0041] 图14是根据一个或多个实施例的耦合结构和对应的电感器件的顶视图。
[0042] 图15是根据一个或多个实施例的具有屏蔽结构的耦合结构和对应的电感器件的 顶视图。
[0043] 图16是根据一个或多个实施例的使电感器件磁耦合的方法的流程图。
【具体实施方式】
[0044] 以下内容提供了一个或多个不同的实施例或实例,以实现本发明的不同特征。以 下将描述组件和布置的特定实例以简化本发明。当然,这些仅是实例但不意欲限制本发明。 根据工业中的标准实践,附图中的各种部件没有被按比例绘制并且仅用于说明的目的。
[0045] 在一些实施例中,不是使用时钟树而是使用被配置为生成具有预定频率的输出振 荡信号的两个或多个振荡器来将时钟信号分配至集成电路中的多个时钟组件。而且,实施 一种或多种同步机制以最小化由两个或多个振荡器生成的振荡信号中的频率差或相位差。 在一些实施例中,所述一种或多种同步机制包括磁耦合、主从微调和脉冲注入。
[0046] 图1是根据一个或多个实施例的两个振荡器100A和100B的示意图。在一些实施 例中,振荡器100A和100B被配置为生成具有预定频率的振荡信号。在一些实施例中,来自 振荡器100A和100B的振荡信号的频率近似相同,但是不完全等于预定频率。而且,在一些 实施例中,来自振荡器100A和100B的振荡信号的相位不完全同步。在一些实施例中,使振 荡器100A和100B达到同步是指使来自振荡器100A和100B的振荡信号之间的频率差和相 位差最小化。尽管结合图1仅示出了两个振荡器100A和100B,但是本发明所示的同步机制 可应用于同一集成电路中两个或多个类似配置的振荡器。
[0047] 振荡器100A包括电感器件110A、电容器件120A、有源反馈器件130A、开关器件 140A、输出节点152A和互补输出节点154A。电感器件110A、电容器件120A、有源反馈器件 130A和开关器件140A耦合在输出节点152A与互补输出节点154A之间。
[0048] 有源反馈器件130A包括两个N型晶体管132A和134A。晶体管132A和134A的 源极端均与接地参考节点162A连接。晶体管132A的漏极端与节点152A和晶体管134A的 栅极端连接,而晶体管134A的漏极端与节点154A和晶体管132A的栅极端连接。有源反馈 器件130A被配置为在节点152A处输出第一输出振荡信号以及在节点154A处输出第一互
当前第1页1 2 3 4 5 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1