用于无分频器的数字锁相环的高阶σ△的制作方法

文档序号:9550895
用于无分频器的数字锁相环的高阶σ△的制作方法
【技术领域】
[0001]本公开总体涉及锁相环领域。更具体地,涉及用于无分频器的数字锁相环的高阶
Σ Δ。
【背景技术】
[0002]锁相环(PLL)是很多电子电路的主要部分,并且在通信系统或电路中尤为重要。取决于特定的期望应用,PLL可以被以多种不同方式(即,完全模拟的实施方式、完全数字的实施方式、和/或软件实施方式)实现。另外,两个或者更多个PLL在各种应用的实施方式中可以被耦合在一起。例如,在倍频电路中,两个或者更多个PLL可以被耦合以提供期望频率。
[0003]PLL可以被进一步细分为基于分频器的数字PLL (DPLL)架构或无分频器的DPLL架构两种主要架构。基于分频器的DPLL采用其比率可以响应于在例如,DPLL的输出信号与DPLL的输入信号之间检测到相位差而动态变化的小数分频器。与无分频器的DPLL相反,无分频器的DPLL在其电路中不利用小数分频器。
[0004]在基于分频器的DPLL和无分频器的DPLL的当前设计中,需要在具有较好的噪声整形并减少小数杂散的同时降低功率、面积和复杂性。

【发明内容】

[0005]根据本公开的一个实施例,提供了一种无分频器的锁相环PLL系统,包括:基准频率振荡器,被配置为提供基准信号;电压控制振荡器VC0,被配置为提供反馈信号;时间数字转换器TDC,被配置为接收所述基准信号和所述反馈信号,所述TDC测量所述基准信号与所述反馈信号之间的时间差;以及耦合到所述TDC的Σ Δ控制单元,所述Σ Δ控制单元包括将至少一个一阶Σ Δ级联到所述TDC的算法。
[0006]根据本公开的另一实施例,提供了一种无线设备,包括:一个或多个处理器;以及耦合到所述一个或多个处理器的收发信机,所述收发信机还包括:基准频率振荡器,被配置为提供基准信号;电压控制振荡器VC0,被配置为提供反馈信号;时间数字转换器TDC,被配置为接收所述基准信号和所述反馈信号;以及耦合到所述TDC的Σ Δ控制单元,所述Σ Δ控制单元包括将至少一个一阶Σ Δ级联到所述TDC的算法。
【附图说明】
[0007]图1示出了本实施方式中描述的利用无分频器的DPLL的示例场景。
[0008]图2示出了根据这里描述的实施方式的示例性无分频器的DPLL。
[0009]图3示出了实现具有匹配更高阶Σ Δ的环路响应的无分频器的DPLL的示例流程。
[0010]图4示出了根据这里的实施方式描述的利用无分频器的DPLL的无线设备的示例系统。
[0011]图5是示出根据这里描述的实施方式的利用无分频器的DPLL的示例设备的示例。
【具体实施方式】
[0012]这里描述了一种用于实现无分频器的(divider-less)数字锁相环(DPLL)的技术,该无分频器的DPLL中具有匹配更高阶Σ A (sigma delta)的环路响应。
[0013]在一个实施例中,基准频率振荡器被配置为提供基准信号,同时电压控制振荡器(VC0)被配置为提供反馈信号。在该实施例中,时间数字转换器(TDC)接收基准信号和反馈信号。例如,TDC测量基准信号与反馈信号之间的时间差。在该示例中,Σ △控制单元被进一步耦合到TDC。Σ Δ控制单元例如,包括将至少一个一阶Σ Δ级联到TDC的算法。至少一个一阶Σ Δ的这种级联用来生成匹配更高阶Σ Δ的环路响应。
[0014]图1是可以在其电路或系统中利用无分频器的DPLL的示例场景100。场景100示出了具有天线104-2的便携设备102、和具有天线104-4的另一便携设备106。
[0015]便携设备102或106可以包括但不限于平板计算机、上网本、笔记本计算机、膝上型计算机、移动电话、蜂窝电话、智能电话、个人数字助理、多媒体回放设备、数字音乐播放器、数字视频播放器、导航设备、数字相机等。
[0016]便携设备102例如,可以与网络环境中的另一便携设备106通信。网络环境例如包括被配置为用来生成便携设备102和另一便携设备106之间的通信的蜂窝网络。
[0017]在一种实施方式中,便携设备102和106可以在其电路或系统中利用多个PLL。PLL例如可以生成相位与输入信号的相位相关的输出信号。这种PLL的特定应用例如是针对在便携设备102和106之间通信期间对不同载频的利用的。在该示例中,调谐到不同的载频可能需要生成其相位与输入信号的相位相关的PLL输出信号。在这种实施方式中,PLL可以是无分频器的数字PLL(未示出)。
[0018]在其他示例中,无分频器的DPLL可以被用于便携设备102或106中的时钟同步、解调、以及频率合成。在这些示例中,无分频器的DPLL可以在便携设备102或106的电路或系统中提供稳定性和最小化的小数杂散。
[0019]尽管示例场景100以有限的方式示出了便携设备102和106的基本组件,但是为了简化这里描述的实施例没有描述诸如电池、一个或多个处理器、S頂卡之类的其他组件。
[0020]图2是本实施方式中描述的示例性无分频器的DPLL系统200。无分频器的DPLL系统200例如提供匹配更高阶Σ Δ的环路响应,而不是被限制到一阶Σ Δ无分频器的DPLL系统。
[0021]如所示出的,无分频器的DPLL系统200包括基准频率振荡器202、VC0 204、TDC206、Σ Δ控制单元208、数字处理组件210、频率选择组件212、以及数字环路滤波器214。
[0022]在一种实施方式中,基准频率振荡器202可以生成基准信号,该基准信号可以被用来更新无线设备(例如,便携设备102或104)中的各种电路块或信号。具体地,基准信号可以被无分频器的DPLL系统200用于便携设备102或106中的时钟同步、解调、以及频率合成。在这种实施方式中,基准信号可以包括取决于无分频器的DPLL系统200的特定应用的固定或可变频率值。例如,当在频率调制(FM)检测期间检测载频信号(S卩,基准信号)时,载频信号可以具有可变频率值,以避免信号接收期间的检测。
[0023]TDC 206可以接收基准信号,并且TDC 206利用所接收的基准信号来帮助对基准信号与反馈信号之间的延迟的测量。另外,基准信号可以被数字处理210用于测量,例如基准信号与反馈信号之间的相位差、频率误差等。反馈信号例如由TDC 206从VCO 204的输出端接收。
[0024]VC0 204例如可以被配置为基于所测量的基准信号与反馈信号之间的相位差来提供反馈信号。例如,数字处理210可以被配置为测量基准信号与反馈信号之间的相位差、频率误差等。在该示例中,所测量的相位差、频率误差等通过数字环路滤波器214,该数字环路滤波器是被配置为消除更高频率的噪声和DPLL杂散的低通滤波器。
[0025]来自数字环路滤波器214的环路控制电压(即,数字环路滤波器214的输出)被用来控制VC0 204。如以上提到的,VC0 204将反馈信号提供给TDC 206的输入端。
[0026]在基于分频器的DPLL(未示出)中,在反馈信号被TDC 206接收之前,反馈信号可以通过分频器电路。然而,在这里描述的本实施方式中,反馈信号可以被直接馈送到TDC206,因为无分频器的DPLL系统200不需要可以在分频器DPLL中找到的分频器电路。然而,当前的无分频器的DPLL系统200中的TDC 206和VC0 204的操作可以匹配可以在基于分频器的DPLL中找到的一阶Σ Δ。
[0027]在一种实施方式中,Σ Δ控制单元208被耦合到TDC 206,以提供匹配更高阶Σ Δ的环路响应。在这种实施方式中,Σ Δ控制单元208可以被并联到TDC 206。
[0028]Σ Δ控制单元208可以被配置为执行将至少一个一阶Σ Δ级联到一阶Σ Δ,就像TDC 206和VC0 204的行为一样。例如,利用级联的一阶Σ Δ,Σ Δ控制单元208可以生成与二阶Σ Δ无分频器的DPLL系统
再多了解一些
当前第1页1 2 3 4 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1