一种用于抑制杂散的锁相环电路及其杂散抑制方法
【技术领域】
[0001]本发明涉及锁相环技术领域，特别是涉及一种用于抑制杂散的锁相环电路及其杂散抑制方法。
【背景技术】
[0002]在电子系统中，锁相环是很常用的电路之一，锁相环通过与参考信号的比较，将压控振荡器VC0的输出频率锁定在需要的频点上，灵活方便的为电子系统其它模块提供需要的尚性能时钟，随着集成电路性能的不断提尚，电子系统对锁相环广生的尚频时钟的要求也越来越高。
[0003]传统的锁相环虽然能够产生精准的时钟信号，但是由于NM0S管和PM0S管的电参数不同，电荷栗的放大器跟随能力有限，电源纹波和参考时钟馈通等其它原因，都会导致一个周期时间段内电荷栗对压控振荡器频率控制线的充放电总和不为零，从而造成压控振荡器的控制电压出现周期性波动，产生鉴相杂散。
【发明内容】
[0004]本发明的目的在于克服现有技术的不足，提供一种用于抑制杂散的锁相环电路及其杂散抑制方法，大大降低了锁相环的输出杂散。
[0005]本发明的目的是通过以下技术方案来实现的:一种用于抑制杂散的锁相环电路，包括锁相环主环路和杂散抑制电路，锁相环主环路包括依次连接的鉴频鉴相器、电荷栗、环路滤波器、压控振荡器和N分频器，N分频器的输出与鉴频鉴相器的输入连接，杂散抑制电路包括相位测量电路和电荷栗失配电流回调电路，相位测量电路的输入与鉴频鉴相器的输出连接，相位测量电路的输出与电荷栗失配电流回调电路的输入连接，电荷栗失配电流回调电路的输入还与鉴频鉴相器的输出连接，电荷栗失配电流回调电路的输出与电荷栗连接。
[0006]所述相位测量电路包括锁定检测器和相位数字转换器，锁定检测器和相位数字转换器的输入均与鉴频鉴相器的输出连接，锁定检测器的输出与相位数字转换器的输入连接，相位数字转换器的输出与电荷栗失配电流回调电路的输入连接。
[0007]所述电荷栗失配电流回调电路包括编码器和电流充放模块，编码器的输入分别与鉴频鉴相器和相位测量电路的输出连接，编码器的输出与电流充放模块的输入连接，电流充放模块的输出与电荷栗连接。
[0008]—种用于抑制杂散的锁相环电路的杂散抑制方法，包括以下步骤:
51.锁定检测器判定锁相环电路是否锁定，若锁相环电路未锁定，则重复步骤S1;
52.相位数字转换器测量鉴频鉴相器的输出相位差；
53.编码器将输出相位差转化为开关控制信号；
54.充放电模块根据开关控制信号输出回调电流到电荷栗。
[0009]所述步骤S4中充放电模块输出回调电流的时间与电荷栗的充放电时间相同。
[0010]本发明的有益效果是:本发明在传统的锁相环电路中加入相位测量电路和电荷栗失配电流回调电路，精确检测电荷栗的失配电流并进行精确回充，大大降低了锁相环的输出杂散；此外，由于相位测量电路和电荷栗失配电流回调电路均为数字电路，具有很好的稳定性及可移植性。
【附图说明】
[0011]图1为本发明一种用于抑制杂散的锁相环电路的结构框图；
图2为本发明一种用于抑制杂散的锁相环电路的杂散抑制方法的流程图。
【具体实施方式】
[0012]下面结合附图进一步详细描述本发明的技术方案，但本发明的保护范围不局限于以下所述。
[0013]如图1所示，一种用于抑制杂散的锁相环电路，包括锁相环主环路和杂散抑制电路，锁相环主环路包括依次连接的鉴频鉴相器PFD、电荷栗CP、环路滤波器LPF、压控振荡器VC0和N分频器N_diver，N分频器N_diver的输出与鉴频鉴相器PFD的输入连接，杂散抑制电路包括相位测量电路和电荷栗失配电流回调电路CPIP，相位测量电路的输入与鉴频鉴相器PFD的输出连接，相位测量电路的输出与电荷栗失配电流回调电路CPIP的输入连接，电荷栗失配电流回调电路CPIP的输入还与鉴频鉴相器PFD的输出连接，电荷栗失配电流回调电路CPIP的输出与电荷栗CP连接。
[0014]所述相位测量电路包括锁定检测器LD和相位数字转换器roc，锁定检测器LD和相位数字转换器PDC的输入均与鉴频鉴相器PFD的输出连接，锁定检测器LD的输出与相位数字转换器roc的输入连接，相位数字转换器PDC的输出与电荷栗失配电流回调电路的输入连接。
[0015]所述电荷栗失配电流回调电路CPIP包括编码器CPC和电流充放模块CPS，编码器CPC的输入分别与鉴频鉴相器PFD和相位测量电路的输出连接，编码器CPC的输出与电流充放模块CPS的输入连接，电流充放模块CPS的输出与电荷栗CP连接。
[0016]本发明的工作原理是:锁相环工作时，锁定检测器LD实时检测鉴频鉴相器PFD的输出相位，当鉴频鉴相器PFD的输出相位在一定周期内小于阈值则判定锁相环锁定，锁相环锁定后，相位数字转换器PDC测量鉴频鉴相器PFD的输出相位差，编码器CPC将测量得到的输出相位差转换为开关控制信号，该开关控制信号用于控制充放电模块CPS的电流大小，充放电模块CPS将开关控制信号转化为电流信号(即回调电流)，并将该电流信号输入电荷栗CP，由于输出相位差的大小就是电荷栗CP失配的量化体现，通过测量鉴频鉴相器PFD的输出相位差，实现对充放电模块CPS的回调电流的精确控制。
[0017]充放电模块CPS输出回调电流的时间与电荷栗CP的充放电时间相同避免产生更大的杂散，鉴频鉴相器PFD输出的相位差信号同时通过编码器CPC控制充放电模块CPS的输出开关；为消除电荷栗CP死区时间的脉冲，在打开电荷栗CP的同时打开充放电模块CPS的输出开关，把电荷栗CP失配的等量电荷灌入或抽出电荷栗CP，从而抵消电荷栗CP的失配现象，消除压控振荡器VC0的控制电压的周期性波动，从而极大避免了杂散的产生。
[0018]如图2所示，一种用于抑制杂散的锁相环电路的杂散抑制方法，包括以下步骤: S1.锁定检测器LD判定锁相环电路是否锁定，若锁相环电路未锁定，则重复步骤SI ;当鉴频鉴相器PFD的输出相位在一定周期内小于阈值则判定锁相环锁定。
[0019]S2.相位数字转换器PDC测量鉴频鉴相器的输出相位差；
53.编码器CPC将输出相位差转化为开关控制信号，并将该开关信号输送到充放电模块CPS，控制充放电模块CPS输出的回调电流的大小；
54.充放电模块CPS根据开关控制信号输出回调电流到电荷栗CP。
[0020]所述步骤S4中充放电模块CPS输出回调电流的时间与电荷栗CP的充放电时间相同，避免产生更大的杂散。
[0021]以上所述仅是本发明的优选实施方式，应当理解本发明并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本发明的精神和范围，则都应在本发明所附权利要求的保护范围内。
【主权项】
1.一种用于抑制杂散的锁相环电路，包括锁相环主环路和杂散抑制电路，锁相环主环路包括依次连接的鉴频鉴相器、电荷栗、环路滤波器、压控振荡器和N分频器，N分频器的输出与鉴频鉴相器的输入连接，其特征在于:杂散抑制电路包括相位测量电路和电荷栗失配电流回调电路，相位测量电路的输入与鉴频鉴相器的输出连接，相位测量电路的输出与电荷栗失配电流回调电路的输入连接，电荷栗失配电流回调电路的输入还与鉴频鉴相器的输出连接，电荷栗失配电流回调电路的输出与电荷栗连接。2.根据权利要求1所述的一种用于抑制杂散的锁相环电路，其特征在于:所述相位测量电路包括锁定检测器和相位数字转换器，锁定检测器和相位数字转换器的输入均与鉴频鉴相器的输出连接，锁定检测器的输出与相位数字转换器的输入连接，相位数字转换器的输出与电荷栗失配电流回调电路的输入连接。3.根据权利要求1所述的一种用于抑制杂散的锁相环电路，其特征在于:所述电荷栗失配电流回调电路包括编码器和电流充放模块，编码器的输入分别与鉴频鉴相器和相位测量电路的输出连接，编码器的输出与电流充放模块的输入连接，电流充放模块的输出与电荷栗连接。4.基于权利要求1所述的一种用于抑制杂散的锁相环电路的杂散抑制方法，其特征在于:包括以下步骤: 51.锁定检测器判定锁相环电路是否锁定，若锁相环电路未锁定，则重复步骤S1; 52.相位数字转换器测量鉴频鉴相器的输出相位差； 53.编码器将输出相位差转化为开关控制信号； 54.充放电模块根据开关控制信号输出回调电流到电荷栗。5.根据权利要求4所述的一种用于抑制杂散的锁相环电路，其特征在于:所述步骤S4中充放电模块输出回调电流的时间与电荷栗的充放电时间相同。
【专利摘要】本发明公开了一种用于抑制杂散的锁相环电路及其杂散抑制方法，包括锁相环主环路和杂散抑制电路，锁相环主环路包括依次连接的鉴频鉴相器、电荷泵、环路滤波器、压控振荡器和N分频器，N分频器的输出与鉴频鉴相器的输入连接，杂散抑制电路包括相位测量电路和电荷泵失配电流回调电路，相位测量电路的输入与鉴频鉴相器的输出连接，相位测量电路的输出与电荷泵失配电流回调电路的输入连接，电荷泵失配电流回调电路的输入还与鉴频鉴相器的输出连接，电荷泵失配电流回调电路的输出与电荷泵连接。本发明在传统的锁相环电路中加入相位测量电路和电荷泵失配电流回调电路，精确检测电荷泵的失配电流并进行精确回充，大大降低了锁相环的输出杂散。
【IPC分类】H03L7/18, H03L7/085, H03L7/099
【公开号】CN105306048
【申请号】CN201510763994
【发明人】王 锋, 唐俊
【申请人】成都振芯科技股份有限公司
【公开日】2016年2月3日
【申请日】2015年11月11日