一种提高信号质量降低加工成本的并联过孔设计方法
【技术领域】
[0001]本发明涉及计算机信号质量领域，具体地说是一种提高信号质量降低加工成本的并联过孔设计方法。
【背景技术】
[0002]电子行业在摩尔定律的驱动下，产品功能越来越强，集成度越来越高，信号的速率越来越快，相应研发周期也越来越短。电子硬件板级设计当中信号换层过孔所留下的过孔残端(即STUB)—直是信号完整性领域极其重视的问题。由于电子产品的微小化、高速化，对设计及工程化带来各种挑战。PCB布线是电气连接的物理实现方式。在高速串行系统中，我们需要考虑高质量的信号传输质量。只有为信号设计出高质量的物理传输通道，才能够保证信号高质量，有效传输。而目前比较流行的设计方法是板级加工时，采用背钻生产工艺。此方法提高了加工成本，加工周期，增加了产品设计，生产难度。在板级设计当中需要考虑各种影响因素的存在，如传输线阻抗，传输线损耗，过孔残端等各种影响因素。如何能够解决信号过孔换层所带来的过孔残端问题，同时能够降低加工成本以及降低影响信号质量的不利因素。
[0003]
本发明的技术任务是提供一种提高信号质量降低加工成本的并联过孔设计方法，来解决信号过孔换层所带来的过孔残端以及同时能够降低加工成本以及降低影响信号质量的不利因素的问题。
[0004]本发明解决其技术问题所采用的技术方案是:包括如下步骤:
(1)确定PCB板层叠的层数；
(2)根据步骤(1)PCB板的层数确定信号层的数量；
(3)根据步骤(2)信号层的数量计算过孔残端长度；
(4)根据步骤(3)过孔残端长度判断对GHZ信号的影响；
(5)当从残端末端反射回的信号延迟半个周期时，即产生谐振；此谐振点的频率为F=l.5/LEN (F为GHz，LEN为STUB的长度INCH);若要降低此谐振点对信号传输的影响至最小值，则需满足谐振频率远大于数据流中的信号带宽，即耐奎斯特频率(1/2 DATE RATE)粗略估计 F> 10 X 1/2 X DATE RATE 即 LEN〈300/DATE RATE ;按照上述公式及步骤(1)- (4)确定的GHZ信号，计算可接受的过孔残端长度；
(6)根据步骤(5)计算的可接受的过孔残端长度开设并联过孔即可。
[0005]本发明的一种提高信号质量降低加工成本的并联过孔设计方法和现有技术相比，具有以下有益效果:本发明巧妙地避免了过孔残端对信号的影响，也省去了工厂生产的背钻工序；同时本发明解决了信号过孔换层所带来的过孔残端的问题，同时能够降低加工成本以及降低影响信号质量的不利因素。
[0006]本发明具有设计合理、结构简单、易于加工、一物多用的特点，因而，具有很好的推广使用价值。
【具体实施方式】
[0007]下面通过具体实施例对本发明作进一步说明。
[0008]实施例1
一个8层板，板厚4MM，PCB板层叠结构，信号-地层-信号-电源-电源-信号-地层-信号，共四个信号层。如果表层走线，第三层换层，过孔残端长度为151.58MIL，此残端长度对于GHZ信号来说影响是很大的。此残端对信号的影响方式为:当从Lenstub (残端)末端反射回的信号延迟半个周期时，即产生谐振。此谐振点的频率为F=l.5/LEN (F为GHz，LEN为STUB的长度INCH)若要降低此谐振点对信号传输的影响至最小值，则需满足谐振频率远大于数据流中的信号带宽，即耐奎斯特频率(1/2 DATE RATE)粗略估计F> 10 x 1/2 xDATE RATE即LEN〈300/DATE RATE。按照此估算公式，如果是8Gbps信号，可接受的过孔残端长度为37.5MIL.在此8层结构中，8Gbps信号走在第三层，过孔残端是不被允许的。一般常规做法是采用背钻，此方法增加设计难度，提高加工成本。并且因为工艺限制，对于压接器件需要留出针脚的压接长度，无法做到完全减掉STUB。本发明针对此种情况，发明一种能够减小STUB影响的过孔结构，STUB=151.58MIL的长STUB过孔结构模型，去掉STUB影响的并联过孔设计模型。采用本发明的并联过孔结构优点是将STUB降低到最小。
[0009]实施例2
一板厚为3.5MM的20层背板，SGpbs信号只有8对，所预留走线层面导致信号STUB过长，采用背钻设计成本较高，且需要背钻信号过少，因此采用此工艺成本较高，且多一道加工程序。所以采用本发明并联过孔设计方案，取得同样的信号完整性效果。
[0010]通过上面【具体实施方式】，所述技术领域的技术人员可容易的实现本发明。但是应当理解，本发明并不限于上述的【具体实施方式】。在公开的实施方式的基础上，所述技术领域的技术人员可任意组合不同的技术特征，从而实现不同的技术方案。
【主权项】
1.一种提高信号质量降低加工成本的并联过孔设计方法，其特征在于:包括如下步骤: (1)确定PCB板层叠的层数； (2)根据步骤(1)PCB板的层数确定信号层的数量； (3)根据步骤(2)信号层的数量计算过孔残端长度； (4)根据步骤(3)过孔残端长度判断对GHZ信号的影响； (5)当从残端末端反射回的信号延迟半个周期时，即产生谐振；此谐振点的频率为F=l.5/LEN (F为GHz，LEN为STUB的长度INCH);若要降低此谐振点对信号传输的影响至最小值，则需满足谐振频率远大于数据流中的信号带宽，即耐奎斯特频率(1/2 DATE RATE)粗略估计 F> 10 X 1/2 X DATE RATE 即 LEN〈300/DATE RATE ;按照上述公式及步骤(1)- (4)确定的GHZ信号，计算可接受的过孔残端长度； (6)根据步骤(5)计算的可接受的过孔残端长度开设并联过孔即可。
【专利摘要】本发明公开了一种提高信号质量降低加工成本的并联过孔设计方法，属于计算机信号质量领域，本发明要解决的技术问题为信号过孔换层所带来的过孔残端以及同时能够降低加工成本以及降低影响信号质量的不利因素。技术方案为：包括如下步骤：（1）确定PCB板层叠的层数；（2）根据步骤（1）PCB板的层数确定信号层的数量；（3）根据步骤（2）信号层的数量计算过孔残端长度；（4）根据步骤（3）过孔残端长度判断对GHZ信号的影响。
【IPC分类】H05K3/00, H05K1/11
【公开号】CN105307404
【申请号】CN201510902143
【发明人】王素华, 邹定国, 宗艳艳
【申请人】浪潮电子信息产业股份有限公司
【公开日】2016年2月3日
【申请日】2015年12月9日