一种滤波器的实现方法和一种数字模拟转换器的制造方法
【技术领域】
[0001]本发明涉及数字模拟转换领域,特别地，涉及一种sigma-delta结构的调制器和由电流源确定系数的滤波器。
【背景技术】
[0002]数字模拟转换器(Digital-to-Analog converter,简称DAC)是模拟集成电路的重要构件，是组成复杂系统的基础，尤其是在音频回放应用中，DAC的性能直接决定音频输出的性能指标。
[0003]DAC有多种实现方式，比如电阻阵列结构，电流舵结构,sigma-delta等。下面分析几种DAC的特点。
[0004]电流舵结构，如欧洲专利名为DAC current source structure,发明人Nguyen等，专利号EU0511858A2，公开日1992年4月11日，见图1 ;第一 M0S管501的漏端输入提供电流参考IREF，第一 M0S管501和第二 M0S管502构成电流境，第三M0S管503的栅极接地，保持导通状态，第四M0S管504的栅极接参考电压Vref，Vref的值要使第四M0S管504漏端，即电流输出端，保持较高阻抗，第五M0S管505栅极接选择信号select，当select等于0时，电流流向第三M0S管503和第五M0S管505，当select等于电源电压时，电流流向10UT。第三M0S管503的主要作用是避免select信号跳变时，引起节点506变化，引起输出跳变。该结构DAC有效避免了开关切换引起的毛刺。但是对于高精度的DAC，该结构始终无法解决电流境匹配这一根本问题，因此该结构可以在高速DAC中，有一定优势，但却无法在高精度DAC中应用。
[0005]传统的音频sigma-delta DAC结构，例如美国专利名为DIGITAL-TO-ANALOGCONVERTER，发明人 Jianzhong Chen 等，专利号 US7616141B2，公开日为 2009 年 11 月 10 日，采用多比特sigma-delta调制器，为了消除多比特DAC的失配问题，专利中采用动态元件匹配技术(Dynammic Element Match,简称DEM) ;DEM技术增加了电路的复杂度，同时DEM会增加系统的白噪声。
[0006]而2008 年 IEEE Internat1nal Solid-State Circuits Conference(ISSCC)中的论文，论文名称为A108dB SNR1.lmff oversampling Aud1 DAC with a Three-Level DEMtechnique,作者Khiem Nguyen等，则采用动态元件匹配技术将低频谐波转换成全频带的白噪声。如图2所示，图2是2008年ISSCC论文中DAC的核心思想，数字输入611经过插值滤波器601输出612，612经过8bit调制器602产生613，613为数字信号，613利用分段DEM产生数字信号614，614经过DAC转换和缓冲器输出模拟信号616 ;数字输入611经过插值滤波器601输出高速码流612，高速码流612经过8bit的调制器602产生数字信号613，因为8比特输出用DEM将会占用很大的面积，需要复杂的逻辑。所以数字信号613接到分段DEM603模块，将8比特输出分段，再利用DEM技术，产生数字信号614，数字信号614接到DAC，DAC采用电流式结构，所以产生模拟电流信号615，再经过缓冲器605，将电流信号615转换为电压信号616。
[0007]1位调制器可以不用DEM也不会产生多位调制器的问题，但是1位调制器输出对后续模拟滤波器带宽要求很高，产生很大功耗。
【发明内容】
[0008]本发明的目的是，提供一种DAC，用以实现高线性度，低谐波失真的音频输入输出。
[0009]为了达到上述目的，本发明提供一种滤波器系数的实现方法，包括以下步骤:
[0010]获取所述滤波器对应的η个系数，对该η个系数进行归一化处理，得到η个分别代表该η个系数的整数a0, al,…an;
[0011]对每个整数a0，al，…an，设置η个电流源分别与其相对应，同时改变所述电流源的晶体管长度及宽度，使η个所述电流源与单位电流源的比值分别为a0，al，…an，以实现单位电流源与系数的相乘，得到η个用电流源表示的系数模块；
[0012]其中η为大于或等于1的正整数。
[0013]进一步地，本发明提供一种利用上述的滤波器系数的实现方法的滤波器，包括两个系数模块，且每个所述系数模块包括η个电流源；对数字差分输入信号的每一路，使其经过η位串行移位寄存器，所述η位串行移位寄存器包括η个串联的延时模块串联，产生分别代表不同延时的η个该路数字差分输入信号；该η个该路数字差分输入信号经过一个所述系数模块后的η位输出连接到一个节点，实现该η位输出的相加，并转换为模拟信号；
[0014]其中，η为大于或等于1的正整数。
[0015]其中，还包括两个加法器，每个所述系数模块连接一个所述加法器，其中，所述系数模块连接到所述加法器，是将所述η个电流源的输出端分别连接所述加法器，所述加法器的输出即为模拟差分输出信号。
[0016]其中，还包括:共模反馈控制模块及共模电压检测模块，以确定所述模拟差分输出信号的共模电压；其中所述共模电压检测模块与输出负载并联；其中，所述输出负载连接在所述模拟差分输出信号的两路信号之间；所述模拟差分输出信号的每一路上设有一个所述共模反馈控制模块；其中
[0017]所述共模电压检测模块包括两个相同的电阻，该两个电阻的一端相连，另一端分别连接所述模拟差分输出信号的两路信号，在该两个电阻相连处得到共模电压；
[0018]每个所述共模反馈控制模块包括一个比较放大器和一个晶体管，所述晶体管的源极与所述第一数字差分输出信号的对应一路连接，所述晶体管的栅极与所述比较放大器的输出端连接，所述比较放大器的输入端分别连接所述共模电压和预设的共模参考电压；两个所述晶体管的漏极输出即为所述模拟差分输出信号。
[0019]进一步地，本发明提供一种利用上述的滤波器的数字模拟转换器，包括依次连接的:
[0020]插值滤波器、调制器和所述滤波器；其中
[0021]所述调制器采用sigma-delta结构。
[0022]其中，所述调制器的输出为1.5比特，即输出有三种状态，_1、0、1。
[0023]其中，所述数字模拟转换器还包括缓冲器，所述缓冲器与所述滤波器连接，用于将所述滤波器输出的电流信号转换成电压信号，所述数字模拟转换器的输出电流直接驱动负载或者通过缓冲器将电流转换成电压驱动负载，提高所述数字模拟转换器输出线性度。
[0024]与现有技术相比，本发明的有益效果在于:
[0025]采用本发明的滤波器系数的实现方法实现的滤波器，及利用该滤波器的数字模拟转换器，可以提高信号的线性度，降低电路实现的复杂度。
【附图说明】
[0026]图1是现有专利描述的电流DAC核心结构；
[0027]图2是2008年ISSCC论文中DAC的核心思想；
[0028]图3是本发明一实施例的DAC的整体结构示意图；
[0029]图4是图3中104的结构的实现方法；
[0030]图5是本发明DAC的第一实施例；
[0031]图6是本发明DAC的第二实施例；
[0032]图7是差分输出的共模反馈电路。
[0033]附图标记说明:101-数字信号；102a-插值滤波器；102b_调制器；103a_高速数字码；103b-数字码流；104_滤波器；105_模拟信号；106_缓冲器；107_电压信号；201a和201b-数字差分输入信号；202a和202b-电流源阵列；203a和203b_滤波器系数；204a和204b-加法器；205a和205b_模拟差分输出信号；208a、208b_节点；301_数字输入信号;302_插值滤波器;303-高速码流；304-Sigma-delta调制器;305_1比特高速码流；306-n位串行移位寄存器；307-n比特数字码流；308_电流源阵列；309_加法器；310_滤波器系数；311-滤波器；312-电流信号；401_数字输入信号；402_插值滤波器；403_高速码流；404-Sigma-delta调制器；405_1比特高速码流；Dinl和Din2_数字差分信号的两路信号；406-n位串行移位寄存器；407-n比特数字码流；408_电流源阵列；409_加法器；410-滤波器系数；411_滤波器；412_电流信号；413_缓冲器；414_电压信号；501_第一M0S 管；502_ 第二 M0S 管；503_ 第三 M0S 管；504_ 第四 M0S 管；505_ 第五 M0S 管；506_ 节点；601_插值滤波器；602-调制器；603-分段DEM (Digital Elevat1n Model，数字高程模型)；604-DAC ;605-缓冲器；611_数字信号输入；612_高速码流；613_数字信号；614_数字信号；615_模拟电流信号；616-电压信号；701a和701b_模拟差分输出信号；702_输出负载；703_共模电压；704_共模电压检测模块；705a和705b_共模反馈控制模块；706_共模参考电压；707a和707b-共模反馈模块使能信号。
【具体实施方式】
[0034]下面结合附图对本发明的技术方案进行清楚完整的描述。
[0035]本发明提供的一种滤波器系数的实现方法，包括以下步骤:
[0036]获取所述滤波器对应的η个系数，对该η个系数进行归一化处理，得到η个分别代表该η个系数的整数a0, al,…an ;
[0037]对每个整数a0，al，…an，设置η个电流源分别与其相对应，同时改变所述电流源的晶体管长度及宽度，使η个所述电流源与单位电流源的比值分别为a0，al，…an，以实现单位电流源与系数的相乘，得到η个用电流源表示的系数模块；
[00