一种二线制延时控制开关的制作方法
【技术领域】
[0001] 本发明设及一种延时控制开关，特别设及一种二线制延时控制开关。
【背景技术】 阳00引延时控制开关电路的主体控制器件有：可控娃、S极管或MOS晶体管、继电器。接 线方式分为：二线制和=线制。常用的二线制延时控制开关均存在静态电流，使负载关断 不彻底，存在安全隐患。此外，常用的延时控制开关在控制方式或接线方式上还存在的问题 有：
[0003] 1.控制方式
[0004] (1)可控娃控制：漏电电流大，不适用于小电流负载（如LED灯）。 阳〇化](2)S极管或MOS晶体管控制：在一个控制周期内，断开控制信号源后不能保持受 控状态，需要维持控制电流或电势，使控制过程复杂，一般使用单片机控制，控制成本高，死 机时需复位。
[0006] 做继电器控制追制电流大，直接接入控制电路不适用于小电流负载。
[0007] 2.接线方式
[0008] (1)二线制：控制电路所需电流受负载电流的影响，即负载电流必须大于控制电 路所需电流，限制了负载最小电流。
[0009] (2)S线制：不符合正常开关控制线路，需要增加零线，使用场所受到限制，尤其 对已存在的线路更是如此。
【发明内容】
[0010] 为了克服上述缺陷，本发明的目的在于提供一种二线制延时控制开关，供电控制 模块实现负载与延时控制电路供电分配；电源管理模块利用电容储能原理，将整流后的直 流电进行滤波、储能和DC-DC转换，在对滤波后电压的监控下向控制电路供电，提高了电能 转换效率，大幅度降低了控制电路的最小工作电流，达到了小电流（最小可低至ImAW下） 控制的目的；延时控制模块包括清零、计时和复位控制，保证了延时时间的准确性和有效 性；启动复位模块利用自锁机制将受控电源与延时控制电路连通，当延时时间到达后继电 器开关复位，彻底断开受控电源与延时控制电路的连接，实现了零静态功耗，使延时控制开 关适用于各类负载：阻性、容性和感性负载；本发明在保持二线制接线方式的基础上，大幅 度提高了延时控制开关电路的安全性、可靠性和适用性。
[0011] 为了达到上述目的，本发明的技术方案是运样实现的：
[0012] 一种二线制延时控制开关，包括供电控制模块MO、电源管理模块Ml、延时控制模 块M2W及启动复位模块M3 ;供电控制模块MO与电源管理模块Ml、延时控制模块M2W及启 动复位模块M3电源端连接提供电源VCC，电源管理模块Ml与延时控制模块M2W及启动复 位模块M3电源端连接提供电源V孤，供电控制模块M0、电源管理模块Ml、延时控制模块M2 W及启动复位模块M3共用电源负极VSS，电源管理模块Ml分别与延时控制模块M2和启动 复位模块M3对应信号端口连接提供计时清零信号Vdisc和启动基准信号Vctr;受控电源 通过受控电源输入端输入到启动复位模块M3,启动复位模块M3的受控电源连线输出端3-1 与供电控制模块MO的受控电源连线输入端0-1连接，供电控制模块MO将受控电源输出到 受控电源输出端；延时控制模块M2的延时控制信号输出端2-1和启动信号输入端2-2分别 与启动复位模块M3的延时控制信号输入端3-2和启动信号输出端3-3连接。
[0013] 所述的供电控制模块MO包括受控电源输出端子P0-1、单向可控娃SCR0-1、单向 可控娃SCR0-2、二极管D0-1、二极管D0-2、稳压二极管DZ0-1、整流桥BO-I;单向可控娃 SCRO-I的正极、单向可控娃SCR0-2的负极W及整流桥BO-I的一个输入端与受控电源输出 端子PO-I连接；单向可控娃SCRO-I的负极、单向可控娃SCR0-2的正极W及整流桥BO-I的 另一个输入端与供电控制模块MO的受控电源连线输入端0-1连接；单向可控娃SCRO-I的 控制极与二极管D0-2的负极连接；单向可控娃SCR0-2的控制极与二极管DO-I的负极连 接；二极管DO-I的正极W及二极管D0-2的正极与稳压二极管DZO-I的正极连接；整流桥 BO-I的负极输出端接VSS，整流桥BO-I的正极输出端W及稳压二极管DZO-I的负极接VCC。
[0014] 所述的电源管理模块Ml包括四运算放大器Ul-I的两个独立运放Ul-IA和U1-1B、 电解电容Cl-I和C1-4、电容C1-2~C1-3和C1-5~C1-6、电阻Rl-I~R1-10、二极管 Dl-I~D1-4、微功耗电压基准二极管DZl-I、发光二极管LEDl-IW及PMOS晶体管Ql-I和 NMOS晶体管Q1-2 ;电解电容Cl-I的正极、电阻Rl-I的一端、电阻R1-3的一端、PMOS晶体 管Ql-I的源极W及发光二极管LEDl-I的正极接VCC;电解电容Cl-I和C1-4的负极、电 容C1-2的一端、电容C1-3的一端、电容C1-5的一端、电容C1-6的一端、微功耗电压基准二 极管DZl-I的正极、二极管Dl-I的负极、电阻R1-4的一端和电阻R1-9的一端、NMOS晶体 管Q1-2的源极W及四运算放大器Ul-I的负电源端11接VSS;发光二极管LEDl-I的负极 W及电解电容C1-4的正极与四运算放大器Ul-I的正电源端4连接；电阻Rl-I的另一端、 电阻R1-2的一端、电容C1-2的另一端W及微功耗电压基准二极管DZl-I的负极与独立运 放Ul-IA的反相输入端2连接；电阻R1-5的一端W及PMOS晶体管Ql-I的栅极与独立运放 Ul-IA的输出端1连接；电阻R1-2的另一端W及电阻R1-6的一端与独立运放Ul-IB的同 相输入端5连接；电阻R1-3的另一端和电阻R1-4的另一端W及电容C1-3的另一端与独立 运放Ul-IB的反相输入端6连接；电阻R1-6的另一端、电阻Rl-IO的一端W及二极管D1-2 和D1-3的正极与独立运放Ul-IB的输出端7连接；电阻Rl-IO的另一端、二极管D1-3的 负极W及电容C1-6的另一端与NMOS晶体管Q1-2的栅极连接；NMOS晶体管Q1-2的漏极接 Vdisc;电阻R1-7的一端、电阻R1-8的一端和电阻R1-9的另一端、二极管D1-2的负极W及 独立运放Ul-IA的同相输入端3接Vctr;电阻R1-8的另一端与二极管D1-4的负极连接； 二极管D1-4的正极、电容C1-5的另一端W及PMOS晶体管Ql-I的漏极接VDD;电阻R1-5的 另一端W及电阻R1-7的另一端与二极管Dl-I的正极连接。
[0015] 所述的延时控制模块M2包括四运算放大器Ul-I的独立运放U1-1C、电阻R2-1~ R2-7、电解电容C2-1、电容C2-2W及二极管D2-1;电阻R2-1的一端W及电阻R2-3的一端 接VDD;电阻R2-1的另一端W及电阻R2-2的一端与电阻R2-5的一端连接；电阻R2-2的另 一端W及电解电容C2-1的正极接Vdisc;电阻R2-5的另一端W及电阻R2-7的一端与独立 运放Ul-IC的同相输入端10连接；电阻R2-6的一端、电容C2-2的一端W及二极管D2-1的 负极与独立运放Ul-IC的反相输入端9连接；电阻R2-7的另一端W及独立运放Ul-IC的输 出端8与延时控制模块M2的延时控制信号输出端2-1连接；二极管D2-1的正极与延时控 制模块M2的启动信号输入端2-2连接；电阻R2-3的另一端W及电阻R2-6的另一端与电 阻R2-4的一端连接；电解电容C2-1的负极、电容C2-2的另一端W及电阻R2-4的另一端接 VSS。
[0016] 所述的启动复位模块M3包括四运算放大器Ul-I的独立运放U1-1D、受控电源输入 端子P3-1、保险丝F3-1、启动开关S3-1、双线圈磁保持继电器K3-1、二极管D3-1和D3-2、电 阻R3-1和R3-2W及NMOS晶体管Q3-1和Q3-2 ;受控电源输入端子P3-1与保险丝F3-1的 一端连接；保险丝F3-1的另一端W及双线圈磁保持继电器K3-1的触点3与启动开关S3-1 的一端连接；启动开关S3-1的另一端W及双线圈磁保持继电器K3-1的触点1与启动复位 模块M3的受控电源连线输出端3-1连接；二极管D3-1和D3-2的负极W及双线圈磁保持继 电器K3-1的触点5接VDD;NM0S晶体管Q3-1的栅极与启动复位模块M3的延时控制信号输 入端3-2连接；二极管D3-1的正极W及双线圈磁保持继电器K3-1的触点6与NMOS晶体 管Q3-1的漏极连接；二极管D3-2的正极W及双线圈磁保持继电器K3-1的触点4与NMOS 晶体管Q3-2的漏极连接；双线圈磁保持继电器K3-1的触点2与电阻R3-1的一端连接；电 阻R3-1的另一端W及电阻R3-2的一端与独立运放Ul-ID的同相输入端12连接；独立运放 Ul-ID的反相输入端13接Vctr;NM0S晶体管Q3-2的栅极W及独立运放Ul-ID的输出端14 与启动复位模块M3的启动信号输出端3-3连接；电阻R3-2的另一端W及NMOS晶体管Q3-1 和Q3-2的源极接VSS。
[0017] 本发明在保持二线制供电线路的基础上，实现了一种二线制延时控制开关。启动 电路，继电器