网格编码调制的制作方法
【技术领域】
[0001] 本发明涉及连续相比特调制系统中的网格编码调制（trelliscoded modulation)〇
【背景技术】
[0002] 网格编码调制是卷积编码和调制的结合。卷积编码或者网格编码是一种纠错码， 其是将要编码的每m比特信息符号转化为一个η比特符号。这些η比特符号被调制，即通 过正弦载波转变为模拟量并传输。在网格编码调制中，编码和调制组合在一个函数中。
【附图说明】
[0003] 图1示出了网格编码调制器（TCM)总体结构的原理图；
[0004] 图2示出了无线通信系统的原理图；
[0005] 图3Α示出了图1中TCM的卷积编码器的原理图；
[0006] 图3Β示出了图3Α中的卷积编码器的树状图；
[0007] 图3C示出了由图3Α中的卷积编码器实施直接序列扩频（DSSS)和TCM的性能比 较图；
[0008] 图4示出了图1中TCM的另一种卷积编码器的原理图；
[0009] 图5示出了图1中TCM的另一种卷积编码器的原理图；
[0010] 图6示出了网格编码调制使用不同编码比特数的性能比较图；
[0011] 图7Α示出了图1中TCM的另一种卷积编码器的原理图；
[0012] 图7Β示出了TCM编码的性能比较图；
[0013] 图7C示出了网格编码调制和分组编码调制（BCM)间的性能比较图；
[0014] 图8示出了用于生成网格编码调制的编码字的方法的流程图。
【具体实施方式】
[0015] 本发明针对一种将输入字转化为编码字的网格编码调制器，其中，所述编码字的 奇偶校验部分在所述编码字的数据部分生成之后生成。而且每个编码的比特有独立的编码 状态。
[0016] 图1示出了网格编码调制器（TCM) 100总体结构的原理图。
[0017]TCM100包括卷积编码器110和调制器120。卷积编码器110或者网格编码器配 置成用于在t时刻，将k比特输入数据X以R=W(k+m)的速率编码为k+m比特的编码数 据Y，其中，m彡1。
[0018] 调制器120或者星座映射器配置成用于将k+m比特的编码数据Y调制为具有最大 欧氏距离的星座点St。众所周知，所述欧氏距离是任意两点之间的直线距离。网格编码调 制已经被用于各种调制中，如连续相位调制（CPM)，其中，载波相位以连续的装置调制，而不 是在每个符号的开始将其复位为0。例如，CPM的一种类型是高斯频移键控（GFSK)。
[0019] 网格编码调制通过增加调制水平的2m倍来保持系统带宽。然而，不是每个应用中 都允许通过增加调制水平来增强性能。例如，对于远程蓝牙的调制方案是2GFSK，而已知的 网格编码调制方案不能应用于2GFSK来获得期望的编码增益。
[0020] 图2示出了无线通信系统200的原理图。所述系统200包括第一无线通信设备 210和第二无线通信设备220,第一无线通信设备210和第二无线通信设备220间可以进行 无线通信。第一无线通信设备210包括图1中的网格编码调制器100,第二无线通信设备 220包括网格编码解调器222,网格编码解调器222配置成用于解码和解调从第一无线通信 设备210接收到的信号。尽管没有给出，可以理解的，第一无线通信设备210还包括网格编 码解调器，而且第二无线通信设备220还包括网格编码调制器。
[0021] 在已知的网格编码调制器有1/3速率，例如，每比特输入X〗被编码为3比特输出 Yf, 。如果允许8GFSK调制，则编码的比特输出<,Yt]..Yf将被调制为一个8GFSK信号。 在接收器侧，即在第二无线通信设备220侧，编码状态与8GFSK信号的相位状态结合来进行 联合解调和解码，从而优化系统的性能。但是如果只允许2GFSK调制，则3比特编码输出 Yt2, < 将被调制为3个连续的2GFSK符号。在接收侧，3个连续接收的符号Yt2Λ1Λ°中的 每一个有其自己的相位状态。使用CPM，在上述3个符号中的每一个的起始位置所述相位不 进行复位，因此，不能联合地进行解调和解码。本发明的所述TCM的所述卷积编码器通过对 每个符号进行编码来获得独立的编码状态克服了这个缺点。
[0022] 图3Α示出了图1中的所述TCM100的卷积编码器300Α的原理图。
[0023] 所述卷积编码器300Α将输入字Dt生成为一个编码字DtW…CtN \在该例中， 所述卷积编码器300A是一个8-状态1/N速率编码器，其中，N代表对于每比特输入的输出 的比特数。在该例中，对于一个输入字DtSl比特，所述编码器300A配置成用于生成N比 特输出DAt2…CtN、编码是系统化的，意即所述输入字Dt嵌入到编码字DtC/C；2…CtN1既 是输出。
[0024] 所述卷积编码器300A有第一逻辑分支310和第二逻辑分支320。所述第一逻辑分 支310配置成用于生成所述编码字DtW…CtN1的所述数据部分Dt。所述第二逻辑分支 320与所述第一逻辑分支310并行地连接，继所述编码字DAt2…CtN1的所述数据部分Dt 生成之后，配置成用于生成所述编码字DtW…CtN1的相应的奇偶校验部分C/C/···CtN、 尽管本发明并不局限于此，在所述第二逻辑分支320中的所述卷积编码器300A是递归的， 在其中有一个反馈结构。
[0025] 所述第二逻辑分支320有第一寄存器REG2、第一模2加法器ADD1、第二寄存器 REG1、第二模2加法器ADD2和第三寄存器REG0。虽然本发明并不局限于此，所述寄存器可 以是flip-flip寄存器。众所周知，模2加法器是一个加法器，其总和"围绕"达到模数值 1。所述第一寄存器REG2有一个配置成用于接收所述输入字Dt的输入和一个输出。所述 第一模2加法器ADD1有与所述第一寄存器REG2的所述输出连接的第一输入、第二输入、第 三输入和一个输出。所述第二寄存器REG1有与所述第一模2加法器ADD1的所述输出连接 的一个输入和与所述第一模2加法器ADD1的所述第三输入连接的一个输出。所述第二摸 2加法器ADD2有与所述第二寄存器REG1的所述输出连接的第一输入、第二输入和一个配 置成用于输出所述编码字1的所述奇偶校验部分C/(；2···(；Ν1的输出。所述第 三寄存器REGO有一个与所述第二寄存器REG1的所述输出连接的输入、一个与所述第一模 2加法器ADD1的所述第二输入连接的且与所述第二模2加法器ADD2的所述第二输入连接 的输出。
[0026] 所述第一寄存器REG2配置成用于保留所述输入字Dt的最后一比特，直到生成所 述编码字DtW…CtN1的所述奇偶校验部分C/C/…CtN、所述第一寄存器REG2增加了所 述卷积编码器300A的约束长度。众所周知，约束长度是所述卷积编码器的110编码窗口的 大小。
[0027] 在所述卷积编码器300A生成所述编码字DAt2…CtN1之后，图1中示出的所述 调制器120将生成的所述编码字DAt2…CtN1的所述数据部分Dt和所述奇偶校验部分 W…CtN1的每一比特调制为相对应的符号St，从而由所述TCM100输出。所述调制器120 配置成用于执行连续相位调制。尽管本发明并不局限于此，例如，所述调制器120可以配置 成用于执行GFSK(高斯频移键控）调制，如2GFSK调制。
[0028] 所述编码器300A通过添加所述第一寄存器REG2与已知的卷积编码器不同，并且 也具有不同的时序。所述已知的卷积编码器为输入字同时生成编码的比特；编码器300A则 不是这样。当所述输入字Dt在第一时刻存储在所述第一寄存器REG2,所述编码器300A的 上面的分支310输出所述输入字0