电路板层间导电结构、磁性元件及其制作方法
【技术领域】
[0001]本发明是有关于一种层间导电结构、磁性元件及其制造方法，尤指应用于平面型线圈绕组单元的多层的电路板层间导电结构、磁性元件及其制造方法。
【背景技术】
[0002]在传统具有多层结构的电路板(Printed Circuit Board,简称PCB),其层与层之间的导通结构通常采用导孔(Hole)的设计，依导孔在电路板中的设置方式可分为通孔(through hole)、盲孔(blind via hole)、埋孔(buried via hole)三种。
[0003]而导孔的传统制程皆需以机械或雷射方式钻孔后，再于完成的导孔孔壁上进行铜的电镀制程。然而，电镀制程是属于制作时间较长、高成本、高污染又耗能的制程，电镀产生的铜不易填满导孔全部空间，使得导孔的中心及上、下开口处具有占用电路板面积的空隙，换言之，上、下层铜线路的可利用面积少了导孔的上、下开口处的面积。再者，若所完成元件的负载电流较大，为了要降低电阻，通常会使用较大尺寸的单一导孔，但是大尺寸单一导孔的设计会使导孔的空隙变大且需要采用树脂塞孔(填满空隙)，导致导孔占用较大的电路板面积而无法小型化，树脂塞孔除了常有可靠度低的问题外，更会增加制作的步骤、时间、成本。此外，负载电流的大小与密度分布仍受到镀于导孔内壁上铜的厚度与导孔截面积的限制，为了防止镀于导孔内壁上的铜剥离，所以导孔的上、下开口的周围处需要向外延伸增加间距大于0.5mm的孔环(ring)。
[0004]有鉴于此，为了降低电阻率，惯用手段也改采用多孔制程，但在进行线路布局时常因为多孔结构的影响，例如需要避开导孔，因而增加了多余的电性连接线路而增加电路板的面积，导致成本的提高且无法小型化。再者，为了结构强度及绝缘特性，导孔与导孔之间、导孔与铜线路之间两者都需要间隔一个最小距离，但此特性也会增加电路板的面积，导致成本的提高且无法小型化。因此，如何针对上述种种问题进行改善，实为值得关注的重点。
【发明内容】
[0005]本发明的目的的一在于提供一种电路板层间导电结构的制作方法，用以制作出适用于大电流导线应用的电路板层间导电结构。
[0006]本发明的再一目的再于提供一种电路板层间导电结构，适用于大电流导线的应用。
[0007]为达上述优点，本发明提供一种电路板层间导电结构制作方法，该方法包含下列步骤:分别提供一第一绝缘层、一第一导电层、一第二导电层以及一第一电性接触材料，其中该第一绝缘层中完成有一第一导孔；将该第一绝缘层与该第一电性接触材料置于该第一导电层与该第二导电层之间，且该第一电性接触材料的位置相对应于该第一导孔的位置；以及进行一第一组合制程，使该第一电性接触材料在该第一导孔中形成一第一层间导电插塞，并使该第一导电层与该第二导电层分别固定至该第一绝缘层的上下表面，且该第一层间导电插塞分别电性接触至该第一导电层与该第二导电层。
[0008]在本发明的一实施例中，上述的电路板层间导电结构制作方法，其中更包含下列步骤:分别提供一第二绝缘层、一第三导电层以及一第二电性接触材料，其中该第二绝缘层中完成有一第二导孔；将该第二绝缘层与该第二电性接触材料置于一第一导电结构与该第三导电层之间，且该第二电性接触材料的位置相对应于该第二导孔的位置；以及进行一第二组合制程，使该第二电性接触材料在该第二导孔中形成一第二层间导电插塞，并使该第三导电层与该第一导电结构分别固定至该第二绝缘层的上下表面，且该第二层间导电插塞分别电性接触至该第一导电结构与该第三导电层。
[0009]在本发明的一实施例中，上述的电路板层间导电结构制作方法，其中更包含下列步骤:分别提供一第三绝缘层、一第四导电层以及一第三电性接触材料，其中该第三绝缘层中完成有一第三导孔；将该第三绝缘层与该第三电性接触材料置于该第四导电层与一第二导电结构之间，且该第三电性接触材料的位置相对应于该第三导孔的位置；以及进行该第二或一第三组合制程，使该第二电性接触材料与该第三电性接触材料分别在该第二导孔与该第三导孔中形成该第二层间导电插塞与一第三层间导电插塞，并使该第三导电层与该第一导电结构分别固定至该第二绝缘层的上下表面以及使该第二导电结构与该第四导电层分别固定至该第三绝缘层的上下表面，该第二层间导电插塞分别电性接触至该第一导电结构与该第三导电层且该第三层间导电插塞分别电性接触至该第二导电结构与该第四导电层。
[0010]在本发明的一实施例中，上述的电路板层间导电结构制作方法，其中该绝缘层包含有黏合片(prepreg)，该导电层的材料包含有铜金属，该电性接触材料包含有锡合金，而该第一组合制程为一高温加热压合制程，其热压温度条件范围为100°C?250°C。
[0011]在本发明的一实施例中，上述的电路板层间导电结构制作方法，其中更包含下列步骤:对至少一层的该导电层进行一形状定义制程，分别于该导电层上定义出特定形状的对应一导电结构。
[0012]在本发明的一实施例中，上述的电路板层间导电结构制作方法，其中该导电结构选择性地覆盖该导孔的全部或至少部份开口。
[0013]在本发明的一实施例中，上述的电路板层间导电结构制作方法，其中该形状定义制程为一黄光光刻制程或一蚀刻制程。
[0014]在本发明的一实施例中，上述的电路板层间导电结构制作方法，其中该第一、第二或第三组合制程为一加热压合制程，该电性接触材料在该加热压合制程前已先填入该导孔中或是在该加热压合制程中一起填入该导孔中，而该第一导电层以及该第二导电层材料的熔点大于该第一电性接触材料的熔点。
[0015]在本发明的一实施例中，上述的电路板层间导电结构制作方法，其中该等导电层是以单次压合或多次压合来固定至该等绝缘层的上下表面。
[0016]为达上述优点，本发明另一方面提供一种电路板层间导电结构，其包含:一绝缘层，具有相对的一第一表面与一第二表面以及位于该第一表面与该第二表面之间的一导孔；一第一导电结构，配置于该绝缘层的该第一表面；一第二导电结构，配置于该绝缘层的该第二表面；以及一电性接触材料，设置于该绝缘层的该导孔内；其中，该第一导电结构或/及该第二导电结构选择性地覆盖该导孔的全部或至少部份开口。
[0017]在本发明的一实施例中，上述的电路板层间导电结构，其中更包含:一第一保护层，配置于该绝缘层的该第一表面并覆盖于该第一导电结构；以及一第二保护层，配置于该绝缘层的该第二表面并覆盖于该第二导电结构。
[0018]在本发明的一实施例中，上述的电路板层间导电结构，其中该该电性接触材料实质上实心填满于该绝缘层的该导孔内。
[0019]在本发明的一实施例中，上述的电路板层间导电结构，其中该电性接触材料的材料熔点小于该第一导电结构或该第二导电结构的材料熔点。
[0020]在本发明的一实施例中，上述的电路板层间导电结构，其中该电性接触材料的宽度等于或稍大于该导孔的宽度。
[0021 ] 在本发明的一实施例中，上述的电路板层间导电结构，其中该导孔的孔径大于或等于0.2毫米(mm)。
[0022]为达上述优点，本发明另一方面提供一种平面式的线圈绕组单元，其包含上述的电路板层间导电结构，而其中任一导电结构为具有缺口的圆弧线段，而该等导电结构间的绝缘层设有至少一个相对应导孔，并于该导孔中设有该电性接触材料，进而将该等导电结构串接成一个完整的至少一组线圈。
[0023]为达上述优点，本发明又一方面提供一种平面式的磁性元件，其包含:一平面式线圈绕组单元，如上所述的平面式线圈绕组单元，其包含有至少一第一组线圈并包含有一贯穿孔；以及一磁芯，贯穿该贯穿孔。
[0024]在本发明的一实施例中，上述的平面式的磁性元件，其中更包含有:一第二组线圈或/及一辅助组线圈，其中该第二组线圈或该辅助组线圈为该电路板层间导电结构或一线饼式结构。
[0025]在本发明的一实施例中，上述的平面式的磁性元件，为一平面型的变压器或平面型的电感器，且更包含:多个导电接脚或/及一导线架，其中该多个导电接脚设置在该平面式线圈绕组单元的侧边，且电性连接于该平面式线圈绕组单元的至少一组线圈。
[0026]在本发明的一实施例中，上述的平面式的磁性元件，其中该磁芯为E-1、E-E式磁芯，且包含有一第一磁芯部以及一第二磁芯部，该第二磁芯部贯穿该贯穿孔。
[0027]为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
【附图说明】
[0028]图1绘示为本发明的一实施例所述的PCB层间导电结构的剖面示意图。
[0029]图2A至图2E绘示为本发明的一实施例所述的PCB层间导电结构的制作方法流程示意图。
[0030]图3绘示为本发明的另一实施例所述的PCB层间导电结构的剖面示意图。
[0031]图4A至图41绘示为本发明的另一实施例所述的PCB层间导电结构的制作方法流程意图。
[0032]图5A、图5B绘示为本发明的一实施例所述的平面型PCB的线圈绕组单元的立体示意图及分层上视示意图。
[0033]图6绘示为图5A沿A1-A2线的剖面示意图。
[0034]图7绘示为本发明的一实施例所述的平面式磁性元件的结构分解示意图。
[0035]其中，附图标记说明如下:
[0036]l、la:PCB层间导电结构
[0037]10、10a、10b:绝缘层
[0038]ll、lla:第一导电结构、第三导电结构
[0039]12、12a:第二导电结构、第四导电结构
[0040]13、13a、13b:电性接触材料
[0041]14、14a:保护层
[0042]15、15a:保护层
[0043]100:压合治具
[0044]101:第一表面
[0045]102:第二表面
[0046]103、103a、10