利用晶体管阈值电压调节的运算放大器输入偏移校正的制作方法
【技术领域】
[0001] 本发明大致涉及集成电路运算放大器（op amp)，尤其涉及减少运算放大器的输入 偏移电压。
【背景技术】
[0002] 运算放大器（op amp)是各种模拟电路设计中的基本元件。图12示出了运算放 大器1200的示例。运算放大器1200可以包括正输入端（+)、负输入端（-)，并且可以在输 出端1291产生输出电压Vout。理想情况下，运算放大器1200根据响应进行操作，Vout = Gain*(IN(+)-IN(-))，其中Gain是该运算放大器的开环增益，IN(+)是（+)输入端处的电 压，并且IN(-)是（-)输入端处的电压。因此，在理想的运算放大器中，当共同的电压被施 加到（+)输入端和（_)输入端时，输出电压将为零。
[0003] 实际上，当共同的电压被施加到运算放大器的两个输入端时，由于运算放大器组 件和/或材料中不可控制的变化，Vout将不会为零。例如，运算放大器通常具有带有设计 为彼此匹配的输入晶体管的差分输入级。这些匹配的输入晶体管被设计为具有相同的尺寸 且利用相同的工艺步骤制造而成。然而，在这些输入晶体管之间可能出现不匹配。仅举出 几个示例来说，由于本质上随机的影响，诸如光刻期间的边缘效应、材料缺陷以及载流子迀 移率的变化，可能存在不匹配。器件不匹配能在输入晶体管之间造成差异，这些差异包括晶 体管阈值电压（vt)、电导参数K以及体效应参数γ的差异。
[0004] 在导致零输出电压的运算放大器的（+)输入端和（_)输入端之间施加的差分电压 (即，用于消除不匹配的电压）被称为运算放大器的输入偏移电压（Voffset)。
[0005] 解决输入偏移电压的传统方式包括"自动归零"式运算放大器、调节输入级中的偏 置电流或对输入器件尺寸进行数字方式调节。自动归零运算放大器可能导致电路尺寸较大 而且运算复杂。调节偏置电流也可能增大电路复杂性，尤其当在工作温度和/或电压的范 围内需要电流非常细微地改变时。数字方式调节器件尺寸可导致更好的尺寸匹配，但材料 中的随机变化仍能导致输入偏移电压。
【发明内容】
[0006] 针对现有技术中存在的问题，提供了一种器件，包括：
[0007] 运算放大器电路，具有差分晶体管对，所述差分晶体管对中的第一晶体管被形成 在衬底的第一阱中，而所述差分晶体管对中的第二晶体管被形成在所述衬底的第二阱中；
[0008] 体偏置产生器，被配置为产生针对所述第一阱而非所述第二阱的至少第一体偏置 电压，所述第一体偏置电压响应于第一体偏置控制值而变化；以及
[0009] 控制电路，被配置为响应于所述运算放大器的输入偏移电压而选择性地产生所述 第一体偏置控制值。
[0010] 本公开还提供了一种器件，包括：
[0011] 运算放大器电路，具有相同导电类型的晶体管对，所述晶体管对中的第一晶体管 被形成在第一阱中且在感测到所述运算放大器的正（+)输入端处的电压时操作，并且所述 晶体管对中的第二晶体管被形成在第二阱中且在感测到施加在所述运算放大器的负（-) 输入端处的电压时操作；
[0012] 体偏置产生器，被配置为改变施加到所述第一阱而非所述第二阱的响应于第一体 偏置控制值而变化的第一体偏置电压；以及
[0013] 控制电路，被配置为响应于所述运算放大器的输入偏移电压而选择性地产生所述 第一体偏置控制值。
[0014] 本公开还提供了一种方法，包括：
[0015] 确定具有正（+)输入端和负（-)输入端的运算放大器的偏移电压；
[0016] 如果所述偏移电压大于极限，则对第一晶体管的至少体偏置电压进行改变但不对 第二晶体管的体偏置电压进行相同的改变；
[0017] 在对所述体偏置电压进行改变之后确定所述运算放大器的所述偏移电压；
[0018] 如果所述偏移电压在所述极限内，则将所述体偏置电压用作所述运算放大器的操 作体偏置电压，并且如果所述偏移电压保持大于所述极限，则对所述第一晶体管或所述第 二晶体管的所述体偏置电压进行另一次改变；其中
[0019] 所述第一晶体管被耦接至所述运算放大器的一个输入端而所述第二晶体管被耦 接至所述运算放大器的另一个输入端。
[0020] 采用本公开的技术方案，来自运算放大器的一个或多个晶体管可以通过改变体偏 置而使得它们的阈值电压改变，从而减小运算放大器的输入偏移电压。
【附图说明】
[0021] 图1A和图1B为示出如何能够通过改变体偏置使运算放大器（op amp)内的多个 晶体管的阈值电压变化从而解决晶体管不匹配进而减小输入偏移电压的图。
[0022] 图2A和图2B为根据实施例的运算放大器的方框示意图。
[0023] 图3A和图3B为根据实施例的运算放大器输入部（input section)的示意图。
[0024] 图4为根据实施例的系统的方框示意图。
[0025] 图5为根据实施例的方法的流程图。
[0026] 图6A至图6C为可以被包括在实施例中的体偏置电路的方框示意图。
[0027] 图7为根据另一实施例的系统的方框图。
[0028] 图8为根据又一实施例的系统的方框图。
[0029] 图9为根据另一实施例的方法的流程图。
[0030] 图10为根据又一实施例的方法的流程图。
[0031] 图11A至图11C为可以被包括在具体实施例中的深耗尽型沟道晶体管示例的示意 图。
[0032] 图12示出了传统的运算放大器。
【具体实施方式】
[0033] 现在将参考多个附图来描述本发明的各实施例。这些实施例示出了通过改变输入 级中的一个或多个晶体管的阈值电压来减小运算放大器（OP amp)的输入偏移电压的系统 和方法。阈值电压的这种改变能够通过改变晶体管的体偏置电压来实现。
[0034] 在以下实施例中，类似的部分由相同的附图标记来指代，但是前面的数字对应于 附图编号。
[0035] 本发明的实施例可以包括具有绝缘栅场效应晶体管的运算放大器。这些晶体管将 在本文被称为金属氧化物半导体（M0S)晶体管，但这不应当被理解为将这些晶体管限制为 任何特定的栅极、栅极绝缘层或体材料。M0S晶体管可以根据阈值电压（Vth)进行操作，该 阈值电压（Vth)具有如下公式给定的值：
[0036] 其中γ为如下公式给定的体效应参数：
[0038] 其中Vth。为不具有衬底偏置的阈值电压，为表面电势，VBS为衬底偏置，t ^为 栅氧化物厚度，栅氧化物介电常数，q为电极的电荷，ε Sl为硅的介电常数，eM为氧化 物的介电常数，q为电子的电荷，NA为掺杂浓度。
[0039] 图1A和图1B为示出多个技术节点（22nm、45nm以及90nm)的现有M0S晶体管Vth 相对于体偏置电压的变化的图。随着技术按比例缩小（即，技术节点越来越小），对于对应 的Vth变化减小，γ略有减小。图1A示出η沟道晶体管的Vth变化率（Vtn)，而图1B示出 P沟道晶体管的变化率（Vtp)。
[0040] 本发明的实施例能够使用由体偏置（VBSn、VBSp)引起的晶体管阈值电压（Vtn或 Vtp)的改变来减小运算放大器的输入偏移电压。例如，在一些实施例中，在匹配晶体管具有 不同阈值电压的情况下，一个或多个晶体管的体偏置能够被改变以到达更好的匹配阈值电 压。在其它实施例中，改变晶体管中的阈值电压能够抵消其它不匹配效应。
[0041] 图2A为示出根据一个实施例的运算放大器200的示意图。如图所示，运算放大器 200可以具有：包括η沟道M0S输入晶体管N20和N22的差分对、相应的负载部204-0/1以 及偏置电路206的输入级202。晶体管Ν20和Ν22可以具有共同连接至偏置电路206的源 极，该偏置电路206可以为输入级202提供偏置电流。晶体管Ν20可以具有连接至运算放 大器200的（+)输入端的栅极以及连接至负载部204-0的漏极。晶体管Ν22可以具有连接 至运算放大器200的（-)输入端的栅极以及连接至负载部204-1的漏极。
[0042] 在现有运算放大器中，相同差分对的晶体管可以被形成在相同的阱中以确保匹配 的制造条件和/或体偏置，与现有运算放大器不同，在图2Α的实施例中，晶体管Ν20被形成 在一个阱（阱1)中，而晶体管Ν22被形成在不同的阱（阱2