一种低纹波开关电容共模反馈结构的制作方法
【技术领域】
[0001] 本发明设及模拟集成电路领域，特别设及一种低纹波开关电容共模反馈结构。
【背景技术】
[0002] 开关电容共模反馈属于模拟集成电路中的一种反馈技术，尤其对于高性能的全差 分运算放大器来说共模反馈是必不可少的，它可W起到稳定输出共模电平，减少运放对器 件特性和失配敏感的作用。目前，全差分运算放大器共模反馈实现有两种：连续时间的共模 反馈和开关电容共模反馈电路。前者的缺点包括影响差动输出增益、差模负载性差和额外 功耗等。图1所示开关电容共模反馈虽然克服了前者的缺点，但是它需要额外的时钟刷新 电容，且共模反馈电压存在较大的纹波，纹波通过反馈网络回到主电路会被电路放大，造成 信号不必要的失真。开关电容共模反馈部分包括8个相同的开关和两个电容CU两个电容 C2。运些开关由两相非重叠的时钟(61和(62控制，V+和V-为全差分运算放大器的两相 输出电压，Vcmfb为共模反馈电流源偏置控制电压是共模反馈电路的输出，Vref是理想共 模电压，Vb为直流偏置电压。
[000引当（1) 1控制的开关闭合而(62控制的开关断开时，电路的总电荷为：
当(62控制的开关闭合而（1) 1控制的开关断开时，电路的总电荷为：
根据电荷守恒原理，Q巫I=Q巫2,则
式（3)表示，开关电容共模反馈的输出由全差分运算放大器的输出共模电平与理想共 模电压电平的差值加上直流偏置电压叠加而成的。经过多次电荷的转移使得
传统开关电容反馈电路由离散的信号控制，校准在每半个时钟周期进行，故需要一定 的建立时间。而且在周期性地充放电过程中，输出不可能稳定在式（4)。也就是说，共模反 馈输出存在纹波并且对全差分运算放大器造成影响。
[0004] 可见，现有技术还有待改进和提高。
【发明内容】
[0005] 鉴于上述现有技术的不足之处，本发明的目的在于提供一种低纹波开关电容共模 反馈结构，W减少全差分运算放大器中共模反馈电路反馈信号的电压纹波。
[0006] 为了达到上述目的，本发明采取了 W下技术方案： 一种低纹波开关电容共模反馈结构，包括共模运算开关电容电路和滤波电路，所述共 模运算开关电容电路包括第一电容、第二电容、第=电容、第四电容、第一开关、第二开关、 第=开关、第四开关、第五开关、第六开关、第屯开关和第八开关；所述第一开关的一端连接 共模电平参考电压提供端，所述第一开关的另一端连接第一电容的一端、并通过第二开关 连接第二电容的一端；所述第一电容的另一端连接第四开关的一端、并通过第=开关连接 电流源偏置电压提供端，所述第二电容的另一端为共模运算开关电容电路的第一输出端、 连接第四开关的另一端和滤波电路的第一输入端；所述第五开关的一端连接共模电平参考 电压提供端，所述第五开关的另一端连接第=电容的一端、并通过第六开关连接第四电容 的一端；所述第=电容的另一端连接第八开关的一端、并通过第屯开关连接电流源偏置电 压提供端，所述第四电容的另一端为共模运算开关电容电路的第二输出端、连接第八开关 的另一端和滤波电路的第二输入端； 其中，所述第一开关、第=开关、第五开关、第屯开关与第二开关、第四开关、第六开关、 第八开关由两相非重叠的时钟控制，所述共模运算开关电容电路的第一输出端和第二输出 端输出的电压分别是两个相位相反的中间检测电压，所述滤波电路对所述中间检测电压进 行滤波后，输出共模反馈电压。
[0007] 所述的低纹波开关电容共模反馈结构中，所述滤波电路包括第一 MOS管、第二MOS 管、第S MOS管和第四MOS管；所述第一 MOS管的漏极为滤波电路的第一输入端、连接第二 电容的另一端、第四开关的另一端和第一 MOS管的栅极；所述第二MOS管的漏极为滤波电路 的第二输入端、连接第四电容的另一端、第八开关的另一端和第二MOS管的栅极；所述第一 MOS管的源极连接第S MOS管的漏极和第四MOS管的栅极；所述第二MOS管的源极连接第 四MOS管的漏极和第SMOS管的栅极；所述第SMOS管的源极为滤波电路的输出端、连接第 四MOS管的源极。
[0008] 所述的低纹波开关电容共模反馈结构中，所述第一电容和第=电容的电容值相 同，所述第二电容和第四电容的电容值相同。
[0009] 所述的低纹波开关电容共模反馈结构中，所述第一 MOS管和第二MOS管为NMOS 管；所述第S MOS管和第四MOS管为PMOS管。
[0010] 所述的低纹波开关电容共模反馈结构中，所述第二电容的一端和第四电容的一端 分别为全差分运算放大器的两个相位相反的输出端。
[0011] 所述的低纹波开关电容共模反馈结构中，所述共模运算开关电容电路的第一输出 端输出的中间检测电压可表示为：二F+- ;所述共模运算开关电容电路的 第二输出端输出的中间检测电压可表示为：'二r" - ; 其中，寶+为第二电容一端的电压，为第四电容一端的电压，化ef为共模电平参考 电压，Vb为电流源偏置电压。
[0012] 所述的低纹波开关电容共模反馈结构中，所述第二电容和第四电容的电容值为 lOOfF。
[001引所述的低纹波开关电容共模反馈结构中，所述第一 MOS管和第二MOS管的衬底接 最低电位；所述第S MOS管和第四MOS管的衬底接最高电位。
[0014] 相较于现有技术，本发明提供的一种低纹波开关电容共模反馈结构，在共模反馈 输出和全差分运算放大器之间插入了两组接成二极管形式的MOS管实现共模输出信号的 滤波，从而减少原输出共模反馈信号的纹波。本发明旨在减少全差分运算放大器中共模反 馈电路反馈信号的电压纹波，极大减少由于时钟馈通和电容充放电造成的小信号对全差分 运算放大器的影响，提高了全差分运算放大器输出精度。此外，传统式开关电容共模反馈电 路需要较大采样电容，而本发明使用更小的采样电容实现了更小的纹波，并且减少了负载 电容的大小，增加了全差分运算放大器单位增益带宽。
【附图说明】
[0015] 图1为现有的开关电容共模反馈结构的电路图。
[0016] 图2为本发明提供的低纹波开关电容共模反馈结构的电路图。
[0017] 图3为现有的开关电容共模反馈结构与本发明提供的开关电容共模反馈结构的 电路仿真结果对比。
[001引图4为图3的局部放大图。
【具体实施方式】
[0019] 本发明提供一种低纹波开关电容共模反馈结构，为使本发明的目的、技术方案及 效果更加清楚、明确，W下参照附图并举实施例对本发明进一步详细说明。应当理解，此处 所描述的具体实施例仅用W解释本发明，并不用于限定本发明。
[0020] 请参阅图2,本发明提供的低纹波开关电容共模反馈结构，包括共模运算开关电容 电路10和滤波电路20，所述共模运算开关电容电路10包括第一电容C1、第二电容c2、第= 电容c3、第四电容c4、第一开关S1、第二开关S2、第=开关S3、第四开关S4、第五开关S5、 第六开关S6、第屯开关S7和第八开关S8 ;所述第一开关Sl的一端连接共模电平参考电压 化ef提供端（即，共模电平参考电压化ef通过第一开关Sl输入到共模运算开关电容电路 10中)，所述第一开关Sl的另一端连接第一电容Cl的一端、并通过第二开关S2连接第二电 容c2的一端；所述第一电容Cl的另一端连接第四开关S4的一端、并通过第=开关S3连接 电流源偏置电压Vb提供端（即，电流源偏置电压Vb通过第=开关S3输入到共模运算开关 电容电路10中)，所述第二电容c2的另一端为共模运算开关电容电路10的第一输出端、连 接第四开关S4的另一端和滤波电路20的第一输入端；所述第五开关S5的一端连接共模电 平参考电压化ef提供端（即，共模电平参考电压化ef通过第五开关S5输入到共模运算开 关电容电路10中)，所述第五开关S5的另一端连接第=电容c3的一端、并通过第六开关S6 连接第四电容c4的一端；所述第=电容c3的另一端连接第八开关S8的一端、并通过第屯 开关S7连接电流源偏置电压Vb提供端（即，电流源偏置电压Vb通过第屯开关S7输入到共 模运算开关电容电路10中)，所述第四电容c4的另一端为共模运算开关电容电路10的第 二输出端、连接第八开关S8的另一端和滤波电路20的第二输入端。
[0021] 其中，所述第一开关S1、第=开关S3、第五开关S5、第屯开关S7与第二开关S2、第 四开关S4、第六开关S6、第八开关S8由两相非重叠的时钟(61和(62控制，所述共模运算 开关电容电路10的第一输出端和第二输出端输出的电压分别是两个相位相反的中间检测 电压（V化+和V化-)，所述滤波电路20对所述中间检测电压（V化+和V化-)进行滤波后，输 出共模反馈电压Vcnrfb。
[0022] 所述第一电容Cl和第=电容c3的电容值相同，设为Cl ;所述第二电容c2和第四 电容c4的电容值相同，设为C2 ;换而言之，所述第一电容Cl和第=电容c3为相同的电容， 所述第二电容c2和第四电容c4为相同的电容。所述第二电容c2的一端和第四电容c4的 一端分别为全差分运算放大器的两个相位相反的输出端，即，第二电容c2的一端的电压V+ 为全差分运算放大器的一个输出端输出的电压，第四电容c4的一端的电压V-为全差分运 算放大器的另一个输出端输出的电压。
[0023] 所述滤波电路20用于滤去中间检测电压的高频纹波和小信号，减少了输出的共 模反馈电压Vcnrfb的纹波，提高了全差分运算放大器输出精度。
[0024] 进一步的，所述滤波电路20包括第一MOS管Ml、第二MOS管M2、第；MOS管M3和 第四MOS管M4 ;所述第一MOS管Ml的漏极为滤波电路20的第一输入端、连接第二电容c2 的另一端、第四开关S4的另一端和第一MOS管Ml的栅极；所述第二MOS管M2的漏极为滤 波电路20的第二输入端、连接第四电容c4的另一端、第八开关S8的另一端和第二MOS管 M2的栅极；所述第一MOS管Ml的源极连接第SMOS管M3的漏极和第四MOS管M4的栅极； 所述第二MOS管M2的源极连接第四MOS管M4的漏极和第SMOS管M3的栅极；所述第S MOS管M3的源极为滤波电路20的输出端、连接第四MOS管M4的源极。
[00巧]所述第一 MOS管Ml和第二MOS管M2为NMOS管；所述第S MOS管M3和第四MOS 管M4为PMOS管。图2中，所述第S MOS管M3和第四MOS管M4的栅极的圆圈表示第S MOS 管M3和第四MOS管M4为PMOS管，用来与第一 MOS管Ml和第二MOS管M2做出区分。所述 第一 MOS管Ml和第二MOS管M2的