一种高精度时钟相位控制电路的制作方法
【技术领域】
[0001]本发明涉及电子电路领域，具体涉及一种高精度时钟相位控制电路。
【背景技术】
[0002]时钟频率，是指同步电路中时钟的基础频率，它以“若干次周期每秒”来度量，量度单位采用SI单位赫兹(Hz)。数字电路及模拟电路芯片中众多的晶体管全都工作在开关状态，它们的导通和关断动作无不是按照时钟信号的节奏进行的。如果时钟频率过高，就可能出现晶体管的状态来不及变化的情况，产生死锁或随机性误操作。同时，由于电路工作状态的需要，时钟的相位需要进行调整，现有的时钟相位调整通常依赖单独的芯片实现，提高成本的同时占据了 PCB板的面积。本发明介绍了一种高精度时钟相位控制电路，其通过将多相位时钟电路与可编程相位选择电路结合起来，结构简单、成本低廉、灵活度高、精度较高，且其特有的时钟切换方法可用于消除毛刺现象，提升信号质量和精确度。
【发明内容】
[0003]针对现有技术的不足，本发明的目的在于提供一种高精度时钟相位控制电路。
[0004]为实现本发明的目的，本发明的技术方案如下:一种高精度时钟相位控制电路，包括多相位时钟产生电路模块和可编程相位选择电路模块，所述时钟产生电路模块包括多个相位选择电路，所述相位选择电路包括至少一个选择单元和至少一个保护单元，所述可编程相位选择电路模块包括多个多路选择单元和相位组合电路，所述单个多路选择电路与单个相位选择电路分别相通。
[0005]优选的，所述选择单元包含有一时钟输入接脚和一信号输入接脚，所述保护单元包含有一时钟输入接脚和一信号输入接脚。
[0006]优选的，所述选择单元包含有一时钟输入接脚和一信号输入接脚，所述保护单元包含有一时钟输入接脚和至少两信号输入接脚。
[0007]优选的，所述选择单元包含有两时钟输入接脚和一信号输入接脚，所述保护单元包含有一时钟输入接脚和至少两信号输入接脚。
[0008]优选的，所述时钟产生电路模块包括第一相位选择电路、第二相位选择电路等多个相位选择电路，所述相位选择电路的数目大于等于8。
[0009]优选的，所述多路选择单元包括第一多路选择单元、第二多路选择单元等多个多路选择单元，所述多路选择单元的数目大于等于8。
[0010]优选的，所述相位组合电路包括第一相位组合电路、第二相位组合电路等多个相位组合电路，所述第一相位组合电路与第一多路选择单元、第二多路选择单元的输出端分别相连。
[0011]优选的，所述相位组合电路包括触发信号产生电路、D触发器和多路选择器。
[0012]优选的，所述D触发器、时钟信号输入端与所述触发信号产生电路的源极连接，所述D触发器的输出端通过反相器与所述D触发器的输入端连接，所述D触发器的输入端与所述多路选择器的选择信号输入端连接。
[0013]有益效果是:本发明是一种高精度时钟相位控制电路，其通过将多相位时钟电路与可编程相位选择电路结合起来，结构简单、成本低廉、灵活度高、精度较高，且其特有的时钟切换方法可用于消除毛刺现象，提升信号质量和精确度。其中，多相位时钟产生电路模块包括多个相位选择电路用以分别接收多个相位时钟信号，如第一相位选择电路用以接收第一相位时钟信号，当第一相位选择电路接收的所述第一相位时钟信号为第一电压电平时，所述保护单元禁能或不输出选择信号，所述选择单元不输出第一相位时钟信号，而当所述第一相位时钟信号为第二电压电平时，所述保护单元使能或输出选择信号，所述选择单元输出第一相位时钟信号，以产生所述输出信号，而第二相位选择电路与第一相位选择电路相同，用以接收第二相位时钟信号，所述第二相位时钟信号为所述第一相位时钟信号之前一相位时钟信号。可编程相位选择电路模块包括的多个多路选择单元用来选择相位选择电路的输出信号，如第一多路选择单元用于从多个相位选择电路的输出信号中选择第一相位选择电路的输出信号，而第二多路选择单元用于从多个相位选择电路的输出信号中选择第二相位选择电路的输出信号，相位组合电路用于将第一相位选择电路的输出信号和第二相位选择电路的输出信号组合，产生相位可调的时钟输出信号，这样经过多次选择输出的信号精度较高、信号质量也较好。
【附图说明】
[0014]图1为本发明所述的一种高精度时钟相位控制电路的部分结构框图。
【具体实施方式】
[0015]为使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合【具体实施方式】，进一步阐述本发明。
[0016]实施例1
如图1所示，一种高精度时钟相位控制电路，包括多相位时钟产生电路模块和可编程相位选择电路模块，所述时钟产生电路模块包括多个相位选择电路，所述相位选择电路包括至少一个选择单元和至少一个保护单元，所述可编程相位选择电路模块包括多个多路选择单元和相位组合电路，所述单个多路选择电路与单个相位选择电路分别相通。
[0017]其中，所述选择单元包含有一时钟输入接脚和一信号输入接脚，所述保护单元包含有一时钟输入接脚和一信号输入接脚。
[0018]其中，所述时钟产生电路模块包括第一相位选择电路、第二相位选择电路等多个相位选择电路，所述相位选择电路的数目大于等于8。
[0019]其中，所述多路选择单元包括第一多路选择单元、第二多路选择单元等多个多路选择单元，所述多路选择单元的数目大于等于8。
[0020]其中，所述相位组合电路包括第一相位组合电路、第二相位组合电路等多个相位组合电路，所述第一相位组合电路与第一多路选择单元、第二多路选择单元的输出端分别相连。
[0021]其中，所述相位组合电路包括触发信号产生电路、D触发器和多路选择器。
[0022]其中，所述D触发器、时钟信号输入端与所述触发信号产生电路的源极连接，所述D触发器的输出端通过反相器与所述D触发器的输入端连接，所述D触发器的输入端与所述多路选