环形振荡器的制造方法
【专利说明】
【技术领域】
[0001]本发明涉及集成电路设计领域，特别涉及一种环形振荡器。
【【背景技术】】
[0002]环形振荡器广泛应用于各种时钟电路中，例如锁相环电路。现有技术中，在同一工艺下，三级反相器构成的环形振荡器具有最高的振荡频率。
[0003]请参考图1所示，其为现有技术中的一种由三级反相器构成的环形振荡器的电路示意图。图1所示的环形振荡器包括PM0S晶体管MP1、MP2和MP3，NM0S晶体管丽1、丽2和丽3，其中，PM0S晶体管MP1的源极和衬体接电源VIN，NM0S晶体管丽1的源极和衬体接地，PM0S晶体管MP1的漏极接NM0S晶体管丽1的漏极，并连接到PM0S晶体管MP2和NM0S晶体管丽2的栅极；PM0S晶体管MP2的源极和衬体接电源VIN，NM0S晶体管丽2的源极和衬体接地，PM0S晶体管MP2的漏极接NM0S晶体管MN2的漏极，并连接到PM0S晶体管MP3和NM0S晶体管丽3的栅极；PM0S晶体管MP3的源极和衬体接电源VIN，NM0S晶体管丽3的源极和衬体接地，PM0S晶体管MP3的漏极接NM0S晶体管MN3的漏极，并连接到PM0S晶体管MP1和NM0S晶体管丽1的栅极。PM0S晶体管MP1和NM0S晶体管丽1构成反相器；PM0S晶体管MP2和NM0S晶体管丽2构成反相器；PM0S晶体管MP3和NM0S晶体管丽3构成反相器，三级反相器首尾相接构成环形振荡器。
[0004]由于$父尚的振荡频率有助于提尚系统的最尚工作频率，从而提尚运算速度，因此，有必要提供一种改进的电路，以产生比传统三级反相器构成的环形振荡器更高的振荡频率。
【
【发明内容】
】
[0005]本发明的目的在于提供一种环形振荡器，其可以输出更高的振荡频率，从而提高运算速度。
[0006]为了解决上述问题，本发明提供一种环形振荡器，其包括M0S管MP1、MP2、MP3、丽1、丽2、丽3和同相器。其中，M0S管MP1的源极和衬体与电源端相连，M0S管丽1的源极和衬体与接地端相连，M0S管MP1的漏极与M0S管丽1的漏极相连；M0S管MP2的源极和衬体与电源端相连，M0S管丽2的源极和衬体与接地端相连，M0S管MP2的漏极和M0S管丽2的漏极相连，M0S管MP2栅极和M0S管丽2的栅极相连，且M0S管MP2的栅极与M0S管MP1的漏极和M0S管丽1的漏极之间的连接节点相连；M0S管MP3的源极和衬体与电源端相连，M0S管丽3的源极和衬体与接地端相连，M0S管MP3的漏极与M0S管丽3的漏极相连，M0S管丽3的栅极与M0S管MP2的漏极和M0S管丽2的漏极之间的连接节点相连。同相器的输入端与M0S管MP3的漏极和M0S管丽3的漏极之间的连接节点相连，且该输入端与M0S管MP1的栅极相连，同相器的输出端与M0S管MP3的栅极和M0S管丽1的栅极相连，所述同相器基于其输入端接收到的输入信号，通过其输出端输出与该输入信号同相的输出信号。
[0007]进一步的，所述同相器包括M0S管MN4和MP4，其中，MN4的漏极与电源端相连，其衬体与接地端相连；MOS管MP4的漏极与接地端相连，其衬体与电源端相连；MOS管MN4的栅极与MOS管MP4的栅极相连，且两者的连接节点作为同相器的输入端；MOS管MN4的源极与MOS管MP4的源极相连，且两者的连接节点作为同相器的输出端。
[0008]进一步的，M0S管 MP1、MP2、MP3 和 MP4 为 PM0S 晶体管；M0S 管 MN1、MN2、MN3 和 MN4为NM0S晶体管。
[0009]进一步的，M0S管MP1的栅极提前一级连接到M0S管丽3的漏极，MP3的栅极提前两级连接到同相器的输出端。
[0010]进一步的，所述环形振荡器产生的振荡频率为1.34GHZ左右。
[0011]与现有技术相比，本发明在传统的三级反相器构成的环形振荡器的基础上增加第四级电路，该第四级电路为同相器，并通过改变部分连接关系来减小延迟时间，以输出更高的振荡频率，从而提尚运算速度。
【【附图说明】】
[0012]为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中:
[0013]图1为现有技术中的一种由三级反相器构成的环形振荡器的电路示意图；
[0014]图2为本发明在一个实施例中的环形振荡器的电路示意图；
[0015]图3(a)为现有技术中的环形振荡器的仿真波形图；
[0016]图3(b)为图2中的环形振荡器在一个实施例中的的仿真波形图。
【【具体实施方式】】
[0017]为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和【具体实施方式】对本发明作进一步详细的说明。
[0018]此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。除非特别说明，本文中的连接、相连、相接的表示电性连接的词均表示直接或间接电性相连。
[0019]请参考图2所示，其为本发明在一个实施例中的环形振荡器的电路示意图。
[0020]图2中的环形振荡器在图1所示的环形振荡器的基础上增加了同相器210，并相应的改变了部分电路的连接关系。
[0021]具体的，图2所不的环形振荡器包括MOS (Metal Oxide Semiconductor)管MP1、MP2、MP3、MN1、MN2、MN3和同相器210。其中，MOS管MP1的源极和衬体与电源端VIN相连，M0S管丽1的源极和衬体与接地端相连，M0S管MP1的漏极与M0S管丽1的漏极相连；M0S管MP2的源极和衬体与电源端VIN相连，M0S管丽2的源极和衬体与接地端相连，M0S管MP2的漏极和M0S管丽2的漏极相连，M0S管MP2栅极和M0S管丽2的栅极相连，且M0S管MP2的栅极与M0S管MP1的漏极和M0S管丽1的漏极之间的连接节点相连；M0S管MP3的源极和衬体与电源端VIN相连，M0S管丽3的源极和衬体与接地端相连，M0S管MP3的漏极与M0S管丽3的漏极相连，MOS管丽3的栅极与MOS管MP2的漏极和MOS管丽2的漏极之间的连接节点相连。
[0022]同相器210的输入端与M0S管MP3的漏极和M0S管丽3的漏极之间的连接节点相连，且该输入端与M0S管MP1的栅极相连，同相器210的输出端与M0S管MP3的栅极和M0S管MN1的栅极相连。所述同相器210基于其输入端接收到的输入信号，通过其输出端输出与该输入信号同相的输出信号，例如，当同相器210的输入端接收到的输入信号为高电平时，其输出端输出的输出信号为高电平；当同相器210的输入端接收到的输入信号为低电平时，其输出端输出的输出信号为低电平。在图2所示的实施例中，所述同相器210包括M0S管MN4和MP4，其中，MN4的漏极与电源端VIN相连，其衬体与接地端相连；M0S管MP4的漏极与接地端相连，其衬体与电源端VIN相连；M0S管MN4的栅极与M0S管MP4的栅极相连，且两者的连接节点作为同相器210的输入端；M0S管MN4的源极与M0S管MP4的源极相连，且两者的连接节点作为同相器210的输出端。
[0023]在图2所示的实施例中，M0S管MP1、MP2、MP3和MP4为PM0S晶体管；M0S管MN1、MN2、MN3和MN4为NM0S晶体管。
[0024]请参考图3(a)所示，其为现有技术中的环形振荡器的仿真波形图；请参考图3(b)所示，其为图2中的环形振荡器在一个实施例中的仿真波形图。基于图3(a)和3(b)进行仿真对比可知，现有技术中的环形振荡器的振荡频率为1.06GHZ，而发明中的环形振荡器的振荡频率为1.34GHZ，高于现有技术。
[0025]综上可知，本发明的原理是:在传统三级反相器构成的环形振荡器的基础上增加第四级电路，第四级电路与反相器不同，其为同相器210，由MN4和MP4构成；并通过改变部分电路的连接关系，将M0S管MP1的栅极提前一级连接到丽3的漏极，且将M0S管MP3的栅极提前两级，连接到同相器210的输出，来减小延迟时间，从而提高环形振荡器的振荡频率，进而提高运算速度。
[0026]在本发明中，“连接”、相连、“连”、“接”等表示电性相连的词语，如无特别说明，则表示直接或间接的电性连接。
[0027]需要指出的是，熟悉该领域的技术人员对本发明的【具体实施方式】所做的任何改动均不脱离本发明的权利要求书的范围。相应地，本发明的权利要求的范围也并不仅仅局限于前述【具体实施方式】。
【主权项】
1.一种环形振荡器，其特征在于，其包括皿)3管1^1、]\^2、]\^3、丽1、丽2、丽3和同相器， 其中，MOS管MP1的源极和衬体与电源端相连，M0S管丽1的源极和衬体与接地端相连，M0S管MP1的漏极与M0S管丽1的漏极相连；M0S管MP2的源极和衬体与电源端相连，M0S管丽2的源极和衬体与接地端相连，M0S管MP2的漏极和M0S管丽2的漏极相连，M0S管MP2栅极和M0S管丽2的栅极相连，且M0S管MP2的栅极与M0S管MP1的漏极和M0S管丽1的漏极之间的连接节点相连；M0S管MP3的源极和衬体与电源端相连，M0S管丽3的源极和衬体与接地端相连，M0S管MP3的漏极与M0S管丽3的漏极相连，M0S管丽3的栅极与M0S管MP2的漏极和M0S管丽2的漏极之间的连接节点相连， 同相器的输入端与M0S管MP3的漏极和M0S管丽3的漏极之间的连接节点相连，且该输入端与M0S管MP1的栅极相连，同相器的输出端与M0S管MP3的栅极和M0S管丽1的栅极相连，所述同相器基于其输入端接收到的输入信号，通过其输出端输出与该输入信号同相的输出信号。2.根据权利要求1所述的环形振荡器，其特征在于， 所述同相器包括M0S管MN4和MP4，其中，MN4的漏极与电源端相连，其衬体与接地端相连；M0S管MP4的漏极与接地端相连，其衬体与电源端相连；M0S管MN4的栅极与M0S管MP4的栅极相连，且两者的连接节点作为同相器的输入端；M0S管MN4的源极与M0S管MP4的源极相连，且两者的连接节点作为同相器的输出端。3.根据权利要求2所述的环形振荡器，其特征在于， M0S 管 MP1、MP2、MP3 和 MP4 为 PM0S 晶体管； M0S 管 MN1、MN2、MN3 和 MN4 为 NM0S 晶体管。4.根据权利要求3所述的环形振荡器，其特征在于， M0S管MP1的栅极提前一级连接到M0S管丽3的漏极， MP3的栅极提前两级连接到同相器的输出端。5.根据权利要求3所述的环形振荡器，其特征在于， 其产生的振荡频率为1.34GHZ左右。
【专利摘要】本发明提供一种环形振荡器，其包括MOS管MP1、MP2、MP3、MN1、MN2、MN3和同相器。其中，MP1的源极和衬体与电源端相连，MN1的源极和衬体与接地端相连，MP1的漏极与MN1的漏极相连；MP2的源极和衬体与电源端相连，MN2的源极和衬体与接地端相连，MP2的漏极和MN2的漏极相连，MP2栅极和MN2的栅极相连，且MP2的栅极与MP1的漏极和MN1的漏极之间的连接节点相连；MP3的源极和衬体与电源端相连，MN3的源极和衬体与接地端相连，MP3的漏极与MN3的漏极相连，MN3的栅极与MP2的漏极和MN2的漏极之间的连接节点相连。同相器的输入端与MP3的漏极和MN3的漏极之间的连接节点相连，且该输入端与MP1的栅极相连，同相器的输出端与MP3的栅极和MN1的栅极相连。与现有技术相比，本发明可以输出更高的振荡频率。
【IPC分类】H03L7/099
【公开号】CN105406863
【申请号】CN201510900827
【发明人】王钊
【申请人】无锡中感微电子股份有限公司
【公开日】2016年3月16日
【申请日】2015年12月9日