一种局部厚铜pcb的制作方法
【技术领域】
:
[0001 ]本发明涉及PCB板技术领域，尤其涉及一种局部厚铜PCB的制作方法。
【背景技术】
:
[0002]现有的电路板的设计、应用越来越趋特殊化发展，有些电路板的线路位置表铜要求不一致，有些部位的镀铜层要求比其它部位厚，但现有技术中的生产工艺是只能控制整面铜厚一致，很难满足局部位置特殊表铜要求。目前，对于制作局部厚铜PCB，特别是高低差超过2oz(盎司)的PCB，由于局部厚铜区域的铜厚受到限制，制作工艺都比较复杂，制作难度高。该类PCB的主要制作缺陷在于:1.制作高低差铜厚PCB的方法工艺流程长，为了达到局部铜厚比其它地方厚，需重复多次电镀、贴膜、退膜、蚀刻等流程，流程复杂，易产生缺陷报废，良品率低。2.高低差区域易造成二次贴膜不牢，影响产品品质。
【发明内容】
:
[0003]本发明的目的就是针对现有技术存在的不足而提供一种能够降低制作难度、简化流程、提高加工效率、提高良品率的局部厚铜PCB的制作方法。
[0004]为了实现上述目的，本发明采用的技术方案是:
[0005]—种局部厚铜PCB的制作方法，包括以下步骤:
[0006]A、准备步骤:对电路板进行蚀刻处理，形成带有电镀引线、待做局部厚铜的电路板；
[0007]B、贴一次干膜步骤:在电路板上不需要镀厚铜的区域贴至少两层一次干膜并曝光、显影，露出需镀厚铜的区域；
[0008]C、局部镀厚铜步骤:对电路板进行镀厚铜处理，使电路板需要镀厚铜区域的镀铜层加厚到所需厚度形成局部镀厚铜层；
[0009 ] D、褪一次干膜步骤:将电路板上的所有一次干膜褪掉；
[0010]E、贴二次干膜步骤:在电路板上除电镀引线区域以外的区域贴一层二次干膜并曝光、显影，露出电镀引线区域；
[0011]F、引线蚀刻步骤:将露出电镀引线区域的电路板过蚀刻线进行蚀刻处理，将电镀引线蚀刻掉；
[0012]G、褪二次干膜步骤:将电路板上的二次干膜褪掉。
[0013]所述步骤B具体为:
[0014]B1、在电路板上不需要镀厚铜的区域贴第一层一次干膜并曝光、显影，露出需镀厚铜的区域；
[0015]B2、在电路板上的一次干膜外表面贴多一层一次干膜并曝光、显影，只露出需镀厚铜的区域。
[0016]较佳地，所述步骤B中重复进行步骤B2多次至所需厚度。
[0017]所述步骤C中多层一次干膜叠加的厚度大于或等于局部镀厚铜层的厚度。
[0018]所述电路板为双面或多层电路板。
[0019]本发明有益效果在于:本发明包括以下步骤:A、准备步骤:对电路板进行蚀刻处理，形成带有电镀引线、待做局部厚铜的电路板;B、贴一次干膜步骤:在电路板上不需要镀厚铜的区域贴至少两层一次干膜并曝光、显影，露出需镀厚铜的区域;C、局部镀厚铜步骤:对电路板进行镀厚铜处理，使电路板需要镀厚铜区域的镀铜层加厚到所需厚度形成局部镀厚铜层;D、褪一次干膜步骤;E、贴二次干膜步骤;F、引线蚀刻步骤;G、褪二次干膜步骤，本发明根据产品对局部铜厚的要求，对产品进行两次或以上的贴膜、曝光和显影，使厚铜区域周边的一次干膜叠加的厚度等于或高于局部厚铜的厚度，然后再进行电镀，能有效避免夹膜现象，能根据贴膜次数的多少，可将局部铜厚做到2OZ-3OZ，甚至更厚，可有效解决局部铜厚与其它区域差异大难以生产的难题;并且制作工艺简单，无需特别控制就可很好地实现局部镀厚铜，可用于批量产品的制作，基本不会产生报废，使得产品良率极高，提高产品品质。
【附图说明】
:
[0020]图1是本发明的制作方法流程图。
[0021]图2是本发明电路板进行准备步骤后的结构示意图。
[0022]图3是本发明电路板贴一次干膜后的结构示意图。
[0023]图4是本发明电路板局部镀厚铜后的结构示意图。
[0024]图5是本发明电路板褪一次干膜后的结构示意图。
[0025]图6是本发明电路板贴二次干膜后的结构示意图。
[0026]图7是本发明电路板引线蚀刻后的结构示意图。
[0027]图8是本发明电路板褪二次干膜后的结构示意图。
【具体实施方式】
:
[0028]下面结合附图及优选实施例对本发明作进一步说明，见图1?8所示，一种局部厚铜PCB的制作方法，包括以下步骤:
[0029]A、准备步骤:对电路板1进行蚀刻处理，形成带有电镀引线、待做局部厚铜的电路板1;电路板1为双面或多层电路板；
[0030]B、贴一次干膜2步骤:在电路板1上不需要镀厚铜的区域11贴至少两层一次干膜2并曝光、显影，露出需镀厚铜的区域11;具体为:
[0031]B1、在电路板1上不需要镀厚铜的区域11贴第一层一次干膜2并曝光、显影，露出需镀厚铜的区域11;
[0032]B2、在电路板1上的一次干膜2外表面贴多一层一次干膜2并曝光、显影，只露出需镀厚铜的区域11;
[0033]重复进行步骤B2多次至所需厚度，重复进行步骤B2可以提高局部厚铜的镀铜厚度上限。贴一次干膜2的层数由局部铜厚决定，如产品需求局部铜厚比其它区域厚2oz，则可用厚度为2mil的一次干膜2贴2层，则叠加的干膜厚度理论上已达3oz，就可以实现局部厚铜
2oz0
[0034]C、局部镀厚铜步骤:对电路板1进行镀厚铜处理，使电路板1需要镀厚铜区域的镀铜层加厚到所需厚度形成局部镀厚铜层3;多层一次干膜2叠加的厚度大于或等于局部镀厚铜层3的厚度；
[0035]D、褪一次干膜2步骤:将电路板1上的所有一次干膜2褪掉；
[0036]E、贴二次干膜4步骤:在电路板1上除电镀引线区域12以外的区域贴一层二次干膜4并曝光、显影，露出电镀引线区域12;
[0037]F、引线蚀刻步骤:将露出电镀引线区域12的电路板1过蚀刻线进行蚀刻处理，将电镀引线蚀刻掉；
[0038]G、褪二次干膜4步骤:将电路板1上的二次干膜4褪掉。
[0039]本发明根据产品对局部铜厚的要求，对产品进行两次或以上的贴膜、曝光和显影，使厚铜区域周边的一次干膜2叠加的厚度等于或高于局部厚铜的厚度，然后再进行电镀，能有效避免夹膜现象，能根据贴膜次数的多少，可将局部铜厚做到2OZ-3OZ，甚至更厚，可有效解决局部铜厚与其它区域差异大难以生产的难题;并且制作工艺简单，无需特别控制就可很好地实现局部镀厚铜，可用于批量产品的制作，基本不会产生报废，使得产品良率极高，提尚广品品质。另外每次贴I旲都能保证在平面上进彳丁，贴I旲牢固，提尚良品率，提尚广品品质。
[0040]当然，以上所述仅是本发明的较佳实施例，故凡依本发明专利申请范围所述的构造、特征及原理所做的等效变化或修饰，均包括于本发明专利申请范围内。
【主权项】
1.一种局部厚铜PCB的制作方法，其特征在于，包括以下步骤: A、准备步骤:对电路板进行蚀刻处理，形成带有电镀引线、待做局部厚铜的电路板； B、贴一次干膜步骤:在电路板上不需要镀厚铜的区域贴至少两层一次干膜并曝光、显影，露出需镀厚铜的区域； C、局部镀厚铜步骤:对电路板进行镀厚铜处理，使电路板需要镀厚铜区域的镀铜层加厚到所需厚度形成局部镀厚铜层； D、褪一次干膜步骤:将电路板上的所有一次干膜褪掉； E、贴二次干膜步骤:在电路板上除电镀引线区域以外的区域贴一层二次干膜并曝光、显影，露出电镀引线区域； F、引线蚀刻步骤:将露出电镀引线区域的电路板过蚀刻线进行蚀刻处理，将电镀引线蚀刻掉； G、褪二次干膜步骤:将电路板上的二次干膜褪掉。2.根据权利要求1所述的一种局部厚铜PCB的制作方法，其特征在于，所述步骤B具体为: B1、在电路板上不需要镀厚铜的区域贴第一层一次干膜并曝光、显影，露出需镀厚铜的区域； B2、在电路板上的一次干膜外表面贴多一层一次干膜并曝光、显影，只露出需镀厚铜的区域。3.根据权利要求2所述的一种局部厚铜PCB的制作方法，其特征在于，所述步骤B中重复进行步骤B2多次至所需厚度。4.根据权利要求1所述的一种局部厚铜PCB的制作方法，其特征在于:所述步骤C中多层一次干膜叠加的厚度大于或等于局部镀厚铜层的厚度。5.根据权利要求1所述的一种局部厚铜PCB的制作方法，其特征在于:所述电路板为双面或多层电路板。
【专利摘要】本发明涉及PCB板技术领域，尤其涉及一种局部厚铜PCB的制作方法，包括以下步骤：A、准备步骤；B、贴一次干膜步骤：在电路板上不需要镀厚铜的区域贴至少两层一次干膜并曝光、显影，露出需镀厚铜的区域；C、局部镀厚铜步骤；D、褪一次干膜步骤；E、贴二次干膜步骤；F、引线蚀刻步骤；G、褪二次干膜步骤，本发明能有效避免夹膜现象，能根据贴膜次数的多少，可将局部铜厚做到2oz-3oz，甚至更厚，可有效解决局部铜厚与其它区域差异大难以生产的难题；并且制作工艺简单，无需特别控制就可很好地实现局部镀厚铜，可用于批量产品的制作，基本不会产生报废，使得产品良率极高，提高产品品质。
【IPC分类】H05K3/24
【公开号】CN105430929
【申请号】CN201510811568
【发明人】冯启民, 周勇胜
【申请人】东莞森玛仕格里菲电路有限公司
【公开日】2016年3月23日
【申请日】2015年11月19日