用于d类功放芯片的上电pop声抑制电路的制作方法
【技术领域】
[0001 ]本发明涉及D类功放芯片，尤其涉及一种用于D类功放芯片的上电POP声抑制电路。
【背景技术】
[0002]如图1所示，D类功放芯片包括前置放大器PRE和两个输入电容，即联接到前置放大器PRE的正相输入端的C+和联接到前置放大器PRE的反相输入端的C-，其在上电阶段有个对输入电容C+、C-充电的过程，如果不能在启动时间Ton内把输入电容C+、C-的端电压充到前置放大器PRE的共模电压，就有可能产生POP声(即耳机或喇叭等音频系统刚被打开时发出的“噗噗”声)。
[0003]现有技术的用于D类功放芯片的上电POP声抑制电路如图1所示，包括两路彼此对称的电路支路，它们分别接入在前置放大器PRE的正相输入端、反相输入端和电容C+、C-之间，每一电路支路包括依次连接的电阻和NM0S管，启动信号Ton作用在每一电路支路的NM0S管的栅极。在该现有技术中，一般都是在启动时间(即启动信号Ton为高电平，Ton=l)内，通过把前置放大器PRE接成单位增益对输入电容C+、C-充电，由于在充电过程中ΙΝ1+为前置放大器PRE的共模电压，充电电流较小，因此要减小POP声，一般都是通过增大启动时间Ton的方式。但这样的方法在一些对启动时间Ton的最大值有限制的场合，就不适用了。
[0004]因此，本领域的技术人员致力于开发一种用于D类功放芯片的上电POP声抑制电路，在启动时间较短的情况下也能很好的抑制上电POP声。
【发明内容】
[0005]为实现上述目的，本发明提供了一种用于D类功放芯片的上电POP声抑制电路，所述D类功放芯片包括前置放大器、联接到所述前置放大器的正相输入端的第一电容和联接到所述前置放大器的反相输入端的第二电容，其特征在于，用于D类功放芯片的上电POP声抑制电路包括连接在所述前置放大器的正相输入端和所述第一电容之间的第一电路支路以及连接在所述前置放大器的反相输入端和所述第二电容之间的第二电路支路;所述第一电路支路和所述第二点路支路彼此对称；
[0006]所述第一电路支路与电源电压相连，包括连接在所述前置放大器的正相输入端和所述第一电容之间的第一开关管，所述第一开关管接受来自外界的启动信号以控制所述前置放大器的正相输入端和所述第一电容之间的导通与否;所述第一电路支路还接受来自外界的控制信号以在所述控制信号的控制下将所述第一电容的端电压与所述前置放大器的共模电压进行比较，以及在获得的比较结果为所述第一电容的端电压低于所述共模电压时使所述电源电压对所述第一电容充电，并在；
[0007]所述第二电路支路与所述电源电压相连，包括连接在所述前置放大器的反相输入端和所述第二电容之间的第二开关管，所述第二开关管接受所述启动信号以控制所述前置放大器的反相输入端和所述第二电容之间的导通与否;所述第二电路支路还接受所述控制信号以在所述控制信号的控制下将所述第二电容的端电压与所述前置放大器的所述共模电压进行比较，以及在获得的比较结果为所述第二电容的端电压低于所述共模电压时使所述电源电压对所述第二电容充电。
[0008]进一步地，所述第一开关管为第一匪0S管，所述第一匪0S管的源极连接到所述前置放大器的正相输入端，漏极连接到所述第一电容的一个极板;所述第二开关管为第二匪0S管，所述第二 NM0S管的源极连接到所述前置放大器的反相输入端，漏极连接到所述第二电容的一个极板;所述启动信号作用在所述第一 NM0S管和所述第二 NM0S管的栅极上；
[0009]所述第一电容的端电压为所述第一电容的所述极板上的电压，所述第二电容的端电压为所述第二电容的所述极板上的电压。
[0010]进一步地，所述控制信号为时钟信号；当所述第一、第二电路支路接受到所述时钟信号是高电平时，将所述第一、第二电容的端电压与所述前置放大器的共模电压进行比较；当所述第一、第二电路支路接受到所述时钟信号是低电平且之前获得的比较结果为所述第一、第二电容的端电压低于所述共模电压时，使所述电源电压对所述第一、第二电容充电。
[0011]进一步地，所述第一电路支路还包括第一 PM0S管，所述第一 PM0S管的源极连接到所述电源电压，漏极连接到所述第一电容的所述极板，通过所述第一 PM0S管的通断控制所述电源电压对所述第一电容的充电与否;所述第二电路支路还包括第二 PM0S管，所述第二PM0S管的源极连接到所述电源电压，和所述第二电容之间以控制所述电源电压对所述第二电容的充电与否。
[0012]进一步地，所述第一电路支路还包括第一比较器和第三匪0S管，所述共模电压输入所述第一比较器的反相输入端，所述第三NM0S管连接在所述第一电容和所述第一比较器的正相输入端之间以控制两者之间的导通与否;所述第二电路支路还包括第二比较器和第四匪0S管，所述共模电压输入所述第二比较器的反相输入端，所述第四NM0S管连接在所述第二电容和所述第二比较器的正相输入端之间以控制两者之间的导通与否。
[0013]进一步地，所述第一电路支路还包括三输入的第一与非门、第一反相器和第三反相器，所述时钟信号输入所述第一与非门的第一输入端，所述第一比较器的输出端经过所述第一反相器连接到所述第一与非门的第二输入端，所述启动信号经过所述第三反相器输入所述第一与非门的第三输入端，所述第一与非门的输出端连接到所述第一 PM0S管的栅极和所述第三NM0S管的栅极;所述第三匪0S管的源极连接到所述第一比较器的正向输入端，漏极连接到所述第一电容的所述极板；
[0014]所述第二电路支路还包括三输入的第二与非门、第二反相器和第四反相器，所述时钟信号输入所述第二与非门的第一输入端，所述第二比较器的输出端经过所述第二反相器连接到所述第二与非门的第二输入端，所述启动信号经过所述第四反相器输入所述第二与非门的第三输入端，所述第二与非门的输出端连接到所述第二 PM0S管的栅极和所述第四W0S管的栅极;所述第四匪0S管的源极连接到所述第二比较器的正向输入端，漏极连接到所述第二电容的所述极板。
[0015]进一步地，所述第一电路支路还包括第五反相器和第五匪0S管，所述第一与非门的输出端经过所述第五反相器连接到所述第五NM0S管的栅极，所述第五NM0S管的漏极连接到所述第一比较器的正向输入端，所述第五NM0S管的源极接地;所述第二电路支路还包括第六反相器和第六NM0S管，所述第二与非门的输出端经过所述第六反相器连接到所述第六匪0S管的栅极，所述第六匪0S管的漏极连接到所述第二比较器的正向输入端，所述第六NMOS管的源极接地。
[0016]在本发明的较佳实施方式中，提供了一种用于D类功放芯片的上电POP声抑制电路，包括彼此对称的第一电路支路和第二电路支路，每个电路支路皆包括一个三输入的与非门、一个比较器、一个P0MS管、三个NM0S管和三个反相器。第一电路支路连接在D类功放芯片的前置放大器的正相输入端和第一电容的一个极板之间，在启动信号和控制信号的作用下检测第一电容该极板上的电压是否低于前置放大器的共模电压，并在检测结果为是的情况下使电源电压对第一电容充电；第二电路支路连接在D类功放芯片的前置放大器的反相输入端和第二电容的一个极板之间，在启动信号和控制信号的作用下检测第二电容该极板上的电压是否低于前置放大器的共模电压，并在检测结果为是的情况下使电源电压对第二电容充电。由此，本发明的用于D类功放芯片的上电POP声抑制电路能够在D类功放芯片上电阶段实现大电流对输入电容(即第一、第二电容)充电，这样，即使启动时间较短也能很好的抑制上电POP声。
[0017]以下将结合附图对本发明的构思、具体结构及产生的技术效果作进一步说明，以充分地了解本发明的目的、特征和效果。
【附图说明】
[0018]图1显示了现有技术的用于D类功放芯片的上电POP声抑制电路。
[0019]图2显示了本发明的用于D类功放芯片的上电POP声抑制电路。
【具体实施方式】
[0020]如图2所示，本发明的用于D类功放芯片的上电POP声抑制电路包括两个对称的电路支路，即第一电路支路10和第二电路支路20。其中，第一电路支路10连接在D类功放芯片的前置放大器PRE的正相输入端和第一电容C1的一个极板之间，第二电路支路20连接在D类功放芯片的前置放大器PRE的反相输入端和第二电容C2的一个极板之间，第一电容C1和第二电容C2是该D类功放芯片的输入电容。
[0021]第一电路支路10和第二电路支路20皆包括一个三输入的与非门、一个比较器、一个P0MS管、三个NM0S管和三个反相器，其中第一电路支路10中的与非门是第一与非门，比较器是第一比较器CMP1，PM0S管是第一 PM0S管MP1，三个匪0S管是第一、第三和第五匪0S管丽1、丽3和丽5，三个反相器是第一、第三和第五反相器;第二电路支路20中的与非门是第二与非门，比较器是第二比较器CMP2，PM0S管是第二PM0S管MP2，三个NM0S管是第二、第四和第六NM0S管丽2、丽4和丽6，三个反相器是第二、第四和第六反相器。由于第一电路支路10和第二电路支路20是彼此对称的两个电路，以下以第一电路支路10为例，描述其中的各个元件的连接关系。
[0022 ] 如图2所示，在第一电路支路10中，第一 PM0S管MP1的源极连接到电源电压，漏极与第一电容C1的该极板相连，栅极连接到第一与非门的输出端;第一 NM0S管MN1的源极连接到前置放大器PRE的正相输入端，漏极与第一电容C1的该极板相连，栅极用于接受启动信号Ton;第三匪0S管丽3的源极连接到第一比较器CMP1的正相输入端，漏极与第一电容C1的该极板相连，栅极连接到第一与非门的输出端;第五匪0S管MN5的源极接地，漏极连接到第一比较器的正相输入端，栅极与第五反相器的输出端相连;第一比较器CMP1的反向输入端用于接受前置放大器的共模电压PRE_COMMON，第一比较器CMP1的输出端与第一反相器的输入端相连，第一反相器的输出端连接到第一与非门的第二输入端;第二反相器的输入端接受上述的启动信号Ton，输出端连接到第一与非门的第三输入端;第一与非门的第一输入端用于接受来自外界的控制信号，本实施例中该控制信号是时钟信号CLK。
[0023]第二电路支路20中各