用于rf开关优化的本体偏置的制作方法
【专利说明】用于RF开关优化的本体偏置
[0001]相关串请的交叉引用
[0002]本申请涉及于2014年2月18日提交并且主题为“开关控制(Switch Controls)”的美国专利申请序列号14/183，215，在此通过引用的方式将其并入本文。
技术领域
[0003]本发明总体涉及RF电路，并且更特别地涉及可用于激励和去激励RF路径的开关，包括在多个传输路径之间切换天线，以及其他应用。
【背景技术】
[0004]图1示出了耦合至天线110的现有技术RF电路100。电路100包括许多传输路径120以及将天线110耦合至数个传输路径120的天线开关130。每个传输路径120包括通过开关160交替地连接至天线开关130的功率放大器140和接收器放大器150。在天线开关130内，每个传输路径120可切换地通过串联开关170而耦合至天线110，并且可选地也通过并联开关180可切换地耦合接地。
[0005]如图1中所示，当一个传输路径120耦合至天线110(所述处于导通(ON)模式)时，用于该传输路径120的串联开关170闭合，而并联开关180断开，然而开关170、180对于所有其他传输路径120反转(关断(OFF)模式)。虽然天线开关130将仅利用串联开关170进行工作，但是并联开关180的添加通过将并未使用的传输路径120接地而提供了更好的隔离。
[0006]图2示出了适合用作开关170、180的现有技术开关200。开关200包括许多源极至漏极串联布置的串联晶体管210。开关200内串联晶体管210的集合有时称作堆叠。梯形电阻器220与多个晶体管210中的每个相关联，梯形电阻器220对于给定的晶体管210并联连接在该晶体管210的源极和漏极之间。多个晶体管210的栅极通过包括共用控制线230和多个电阻器240的偏置网络一起控制，其中每个晶体管210通过一个电阻器240连接至共用控制线230。
[0007]当开关200关断(OFF模式)时，晶体管210的源极和漏极之间的总电容由源极至栅极、漏极至栅极、源极至沟道、以及漏极至沟道电容组成。当开关在OFF模式时堆叠的电容(Coff)为单个晶体管210的电容除以堆叠中晶体管210的数目。当开关导通(0N模式)时，堆叠的电阻为Ron，晶体管210的单个电阻的总和。Ron和Coff的乘积产生了品质因数(Ron^Coff)，其代表开关的RF性能。Ron*Coff数值越低，开关200的性能越好。
【发明内容】
[0008]本发明的示例性开关包括两个偏置网络以及串联布置的多个晶体管，多个晶体管的每个晶体管包括源极、漏极、布置在它们之间的沟道、以及用于控制沟道的栅极。在各个实施例中，开关限定在CMOS中和/或开关限定在绝缘体上硅裸片上。开关可以是RF装置的部件，除了在本文中所述的开关之外，RF装置还包括多个功率放大器和天线。在这些实施例中，在本文中所述的开关可以是在天线开关内的串联开关，其中天线开关被配置为一次将多个功率放大器中的一个耦合至天线。在这些实施例中，天线开关包括用于每个功率放大器的一个这种串联开关。
[0009]示例性开关的两个偏置网络之中，第一偏置网络被配置为偏置多个晶体管的栅极，而第二偏置网络被配置为偏置多个晶体管的本体或者至少沟道。在其他实施例中，开关进一步包括被配置为提供可变偏置电压的DC控制电路，以及第一和第二偏置网络被配置为从DC控制电路接收相同的可变偏置电压。例如，DC控制电路可以提供从+2.5V至-2.5V变化的可变偏置电压，并且相同的电压提供至两个偏置网络。对于每个晶体管，各个实施例进一步包括并联连接在晶体管的源极和漏极之间的梯形电阻器。
[0010]第二偏置网络可选地包括用于多个晶体管的每个晶体管的电阻器，其中电阻器串联设置，其中每个电阻器具有近端和远端，其中每个电阻器的每个远端与节点相关联，以及其中每个所述节点对了对应晶体管的沟道进行偏置。第二偏置网络可选地也可以包括布置在DC控制电路与晶体管的沟道之间的第一二极管。在包括了第一正向偏置二极管的实施例中，第二偏置网络可以进一步包括与第一二极管串联的第二和第三二极管，第二和第三二极管也被正向偏置。在包括第一正向偏置二极管的另外其他实施例中，第二偏置网络可以进一步包括与第一二极管并联设置的第二二极管，第二二极管被反向偏置。
【附图说明】
[0011]图1是根据现有技术的RF收发器的示意图。
[0012]图2是可用作图1的结构内的天线开关的一部分的现有技术开关的示意图。
[0013]图3是根据本发明各个实施例的开关的示意图。
[0014]图4A和图4B是根据本发明各个实施例的被配置为允许其沟道被偏置的晶体管的彼此正交的剖视图。
【具体实施方式】
[0015]本发明描述了例如用于诸如移相器、步进衰减器之类的RF应用中的开关，以及用作天线开关130中的串联开关170和并联开关180。本发明的开关与现有技术的开关相比提供了更好的性能，如由改进的Ron*Coff所表示。通过降低ON模式下堆叠电阻并且可选地也通过降低OFF模式下堆叠电容而实现了改进，均通过偏置堆叠的晶体管的本体而实现。
[0016]图3不出了本发明的不例性开关300。开关300包括串联设置的多个晶体管210，多个晶体管中的每个晶体管210包括源极、漏极、布置在源极和漏极之间的沟道、以及用于控制沟道的栅极。以下在图4A和图4B中提供单个晶体管210的剖视图。开关300也包括被配置为偏置多个晶体管210的栅极的第一偏置网络(未示出)。示例性第一偏置网络如图2所示，并且其他合适的偏置网络示例由如上所述美国专利申请序列号14/183，215提供。
[0017]开关300进一步包括被配置为动态地偏置多个晶体管210的本体的第二偏置网络310，其中晶体管210的本体包括其沟道。应该理解的是，第一偏置网络和第二偏置网络310是单独的网络，尽管它们可以在一些实施例中从相同的源接收相同的控制电压。也应该理解的是，偏置栅极和偏置本体也是单独的动作，其在晶体管210中取得了不同的效果。能够改变施加至晶体管210沟道的偏置，这允许在ON模式下较低的堆叠电阻(Ron)以用于改进的Ron*Coff，并且因此允许开关300的更好性能。可选地，第二偏置网络310也可以用于降低OFF模式下堆叠电容(CofT)，进一步改进了开关300的性能。
[0018]在各个实施例中，开关300包括DC (直流)控制电路320，其是被配置为产生通过第二偏置网络310施加至晶体管210本体的可变偏置电压的电压源。在这些实施例的一些中，相同的DC控制电路320也提供相同的偏置电压至第一偏置网络以导通和关断开关300。尽管未示出，应该知晓的是，DC控制电路320可以替代为两个DC控制电路，一个产生正偏置而一个产生负偏置。
[0019]在各个实施例中，第二偏置网络310包括用于每个晶体管210的串联连接的电阻器330。电阻器330不同于开关200的梯形电阻器220 (图2)。每个电阻器330包括最靠近DC控制电路320的近端和以及最远离DC控制电路320的远端，并且在每个晶体管330的远端处的节点偏置了如图3中所示对应晶体管210的沟道。每个电阻器330用于保持对应的晶体管210浮置。注意的是，实质上没有电流在第二偏置网络310中流动，因此，每个电阻器330两端的电压降是可忽略的，并且施加至每个晶体管210的每个本体的偏置电压有效地是相同的。
[0020]图4A和图4B是根据本发明各个实施例的被配置为允许其沟道被偏转的晶体管210的彼此正交的剖视图。在图4A的剖视图中，沟道405在诸如硅的半导体材料420中限定在源极410和漏极415之间。栅极425通过电介质层430与沟道405绝缘。栅极425控制了沟道405。在所示的示例中，晶体管210构建在绝缘体上硅(SOI)衬底上，其中半导体材料420通过绝缘体层440与体衬底435分隔。
[0021]沿着垂直虚线穿过图4A获得图4B。从该透视图可见，半导体材料420包括与沟道405相