独立式键盘扫描及编码电路的制作方法
【技术领域】
[0001] 本发明涉及一种键盘的扫描电路，尤其是一种独立式键盘扫描及编码电路。
【背景技术】
[0002] 随着嵌入式技术的不断发展，当前各类电子产品普遍采用微控制器作为控制核 心，键盘作为主要的输入设备，得到了广泛的应用。
[0003] 目前的键盘扫描主要由微控制器所控制，需要通过运行微控制器中的程序来进 行，遇到干扰，造成程序飞跑，扫描程序将不能正常工作。
[0004] 申请号为CN201010153560.2的发明专利"一种矩阵键盘的快速扫描定位方法"采 用键盘中断触发的方式进入键盘的扫描定位过程，采用多次重复键盘扫描步骤的方法判断 按键是否有效，并对所获得的键值进行状态判断；如果多次采样状态相同，则处于稳定状 态，键值有效;如果多次采样状态不同，键值无效。单键操作或组合键操作需要单独判断，如 是单键操作，则进入单键处理模式;如是组合键操作，则进入组合键处理模式。该专利所述 方法解决了由于键盘自身的机械特性造成的键盘抖动而引起错键、连续触键等错误问题， 以及对组合键和重复按键的支持问题。但所述方法单键操作与组合键操作需要分别处理； 没有考虑键盘状态维持一段时间到后才执行有效操作的键盘操作功能;增减按键操作功能 或者是调整按键操作功能时，需要修改键盘扫描定位程序结构。
【发明内容】
[0005] 为了解决现有键盘扫描定位方法存在的上述技术问题，本发明提供了一种独立式 键盘扫描及编码电路，由独立式键盘、第一缓冲寄存器、第二缓冲寄存器、状态码寄存器、编 码器、数据组合单元组成。
[0006] 所述独立式键盘扫描及编码电路由扫描脉冲和时钟脉冲进行同步控制。
[0007] 所述独立式键盘共有N个按键，设有N位键盘状态信号输出端;所述N位键盘状态信 号为电平信号。
[0008] 所述第一缓冲寄存器和第二缓冲寄存器均N位二进制寄存器;所述第一缓冲寄存 器的N位数据输入端依次连接至N位键盘状态信号输出端;所述第二缓冲寄存器的N位数据 输入端依次连接至N位键盘状态信号输出端。
[0009] 所述第一缓冲寄存器和第二缓冲寄存器的接收脉冲输入端连接至扫描脉冲。
[0010]所述数据组合单元设有第一路N位数据输入端、第二路N位数据输入端和2 X N位数 据输出端;所述第一路N位数据输入端依次连接至第一缓冲寄存器的N位数据输出端，第二 路N位数据输入端依次连接至第二缓冲寄存器的N位数据输出端。
[0011]所述数据组合单元还设有数据选择信号端；所述数据选择信号端连接至扫描脉 冲;数据组合单元的2 X N位数据输出中，所述扫描脉冲为低电平时，第一路N位数据在前，第 二路N位数据在后;所述扫描脉冲为高电平时，第一路N位数据在后，第二路N位数据在前;或 者是，数据组合单元的2XN位数据输出中，所述扫描脉冲为低电平时，第一路N位数据在后， 第二路N位数据在前;所述扫描脉冲为高电平时，第一路N位数据在前，第二路N位数据在后。
[0012] 所述状态码寄存器为2 X N位二进制寄存器;状态码寄存器的2 X N位数据输入端连 接至数据组合单元的2XN位数据输出端。
[0013] 所述状态码寄存器的接收脉冲输入端连接至时钟脉冲。
[0014] 所述编码器有2 XN位编码输入端，所述2 XN位编码输入端连接至状态码寄存器的 2XN位数据输出端;所述编码器有M位键号输出端，M值的选择应满足2M大于等于有效键号 与无效键号的数量之和。
[0015] 所述时钟脉冲的周期为20~100ms;所述扫描脉冲为时钟脉冲的二分频信号。
[0016] 所述时钟脉冲控制扫描脉冲翻转的无效触发边沿称为状态锁存沿;所述状态码寄 存器在时钟脉冲的状态锁存沿进行数据锁存;所述第一缓冲寄存器在扫描脉冲的上升沿进 行数据锁存时，第二缓冲寄存器在扫描脉冲的下降沿进行数据锁存;或者是，所述第一缓冲 寄存器在扫描脉冲的下降沿进行数据锁存时，第二缓冲寄存器在扫描脉冲的上升沿进行数 据锁存。
[0017] 所述状态码寄存器的2XN位数据输出端输出2XN位的状态码;所述状态码由有效 状态码和无效状态码组成;所述编码器输出的键号由有效键号和无效键号组成;所述有效 状态码由有效键盘操作或状态产生，编码器输入每一个有效状态码时对应输出相应的有效 键号;所述无效状态码由无效键盘操作或状态产生，编码器输入所有无效状态码时都对应 输出无效键号。
[0018] 所述N位键盘状态信号与N个按键之间满足一一对应关系。
[0019] 所述第一缓冲寄存器、第二缓冲寄存器、状态码寄存器由边沿触发的D触发器组 成;所述编码器为只读存储器。
[0020] 所述独立式键盘扫描及编码电路还包括键盘状态变化脉冲产生单元，用于判断独 立式键盘输出的键号是否发生改变，当独立式键盘输出的键号发生改变时，输出键盘状态 变化脉冲。
[0021] 所述键盘状态变化脉冲产生单元由M位延迟缓冲器、M个异或门和或门组成;M位延 迟缓冲器用于对独立式键盘输出的M位键号分别进行信号延迟;M个异或门的输入分别为M 位延迟缓冲器的输入、输出信号;M个异或门的输出分别连接至或门的输入端;或门的输出 端输出键盘状态变化脉冲。
[0022] 所述的N位、2 XN位、M位均指二进制位数据。
[0023] 本发明的有益效果是:将对单键操作、组合键操作、键盘维持状态操作的定位，由 时钟脉冲、扫描脉冲控制转换成同一二进制长度的状态码，采用统一编码的方式进行处理， 单键操作、组合键操作、键盘维持状态操作仅体现在状态码的不同上;如果需要增减按键操 作功能或者是调整按键操作功能，不需要修改键盘扫描电路结构，只需根据增减后的状态 码与键号之间的对应关系更改编码器、即重新写入只读存储器的存储内容即可。所述发明 电路没有使用单片机、ARM等微控制器，不用运行程序，工作可靠。
【附图说明】
[0024]图1是独立式键盘扫描及编码电路原理框图；
[0025]图2是本发明实施例的独立式键盘电路图；
[0026] 图3是本发明实施例的扫描定位电路图；
[0027] 图4是本发明实施例的数据组合单元电路图；
[0028] 图5是本发明实施例的时钟脉冲和扫描脉冲波形图；
[0029] 图6是本发明实施例的键盘状态变化脉冲产生单元的电路图；
[0030] 图7是本发明实施例的键盘有效操作的相关波形示意图。
【具体实施方式】
[0031] 以下结合附图对本发明作进一步说明。
[0032] 图1是独立式键盘扫描及编码电路原理框图，由独立式键盘400、第一缓冲寄存器 101、第二缓冲寄存器102、状态码寄存器200、编码器300、数据组合单元500组成。
[0033]图2是本发明实施例的独立式键盘400的电路图，共有4个按键，由按键Sl、按键S2、 按键S3、按键S4和连接至电源+VCC的上拉电阻Rl、上拉电阻R2、上拉电阻R3、上拉电阻R4组 成。独立式键盘400的4个输出端分别一一对应输出按键S1、按键S2、按键S3、按键S4的状态 信号II、12、13、14,按键按下时，相应输出端的状态信号为低电平;按键未按下时，相应输出 端的状态信号为高电平。
[0034]图1中的第一缓冲寄存器101、第二缓冲寄存器102、状态码寄存器200、编码器300、 数据组合单元500组成扫描定位电路，其实施例电路图如图3所示。独立式键盘电路输出的 状态信号有4位，因此，第一缓冲寄存器101、第二缓冲寄存器102都要求寄存4位二进制数 据，第一缓