Ldpc码的编码方法
【技术领域】
[0001] 本发明涉及编码方法领域，特别涉及一种LDPC码的编码方法。
【背景技术】
[0002] 低密度奇偶校验码字（Low density Parity Check, LDPC)根据其结构主要可以分 为两类，一类是随机的码字，最经典的当属MacKay码，他还有专门的网页给出他的各种码 字（MacKay 1999) (Richardson2001) (Luby 2001) (Richardson and Urbanke 2001);另外 一类是基于代数组合结构（Combinatorial)来设计的码字。随机码字能够非常好的逼近香 农极限，但是由于' Γ分布的随机性，导致编码器的设计和译码器的设计并不具有并行或者 规律性可遵循，所以不适合需要具备一定吞吐量系统，因此也就没有被广泛应用了。
[0003] 而基于结构化的LDPC码字的出现很好的解决了这方面的问题，这其中，有一类基 于有限域（Finite Geometry)设计的码字具有很好的性能（Y. Kou and S. Lin 2001)，但是 这类码字的缺点是由于其H矩阵密度比较高（大的行重列重），所以当使用基于置信传播的 一类算法时，复杂度非常高。而另一类准循环码字（Quasi-cyclic LDPC，QC-LDPC)是一类 非常重要的基于代数组合构造的码字。QC-LDPC码字主要的构造是基于准循环的单位子矩 阵。（J. L. Fan2000) (R. M. Tanner 2001) (R. M. Tanner 2001) (T. Okamura 2003) (R. M. Tanner 2004)这种准循环的单位子矩阵结构非常适合实现并行操作的硬件，比如译码实现并行度 大、进而高吞吐率的译码器。传统的这种QC-LDPC码字尽管适合并行度高的译码器实现，提 高了吞吐率，但是通过逆向方法得到了 QC结构的生成矩阵可能并不稀疏，或者就算稀疏， 其用生成矩阵来编码得到校验比特并不是显然的，要通过求线性方程组来获得，因此传统 的QC-LDPC码字的编码器还是相对复杂的。为了解决这个问题，学者Zhang和Ryan首先提 出的结构化的重复累积码（Structured Irregular Repeat Accumulator code，S-IRA) LDPC 码字（Zhang and Ryan 2006)，该结构在适合高并行译码器的实现的同时，可以以非常简便 商效的方法来完成编码。
[0004] 该种码字结构有如下特点，信息比特所对应的矩阵部分由准循环子矩阵组成，而 校验比特所对应的矩阵部分是由双对角阵组成的。
[0005] 目前S-IRA码字已经被广泛应用在各大通信标准中，主要包括，欧洲第二代数字 广播电视传输标准 DVB 系列（ETSI，2006，DVBT22009，DVB-C22009，DVB-NGH 2012) ;IEEE 802. Iln无线局域网标准（IEEE 802. Iln 2009) ;IEEE802. lie无线广域网标准（IEEE 802. 16e2006);中国数字电视地面传输标准（DTTB) (GB20600-2006);移动多媒体广播 (CMMB 2006);北美CCSDS的近地深空通信系统（CCSDS2007);以及一些磁盘存储设备的标 准等等。
[0006] 分析现在最新标准中所采用的结构化的重复累加码，我们发现在中高码率，该种 类的LDPC码字可以借助于密度进化理论或者外信息图（EXIT)来设计，并展现出逼近香浓 限的性能。但是在低码率，比如1/5,1/4,1/3,1/2等码率，采用结构化的重复累加结构并 不能很好的逼近香浓限。
【发明内容】
[0007] 本发明解决的问题是现有技术中，采用结构化的重复累加结构并不能很好的逼近 香浓限。
[0008] 为解决上述问题，本发明实施例提供一种LDPC码的编码方法，包括如下步骤：
[0009] 基于信源编码后的比特流得到LDPC矩阵中的信息比特，并设定所述LDPC矩阵中 校验部分的大小以及循环子阵的大小；其中，所述校验部分包括第一校验部分和第二校验 部分；
[0010] 初始化所述校验部分所对应的各校验比特；
[0011] 依照所述循环子阵的大小将所述信息比特进行分组以得到多个信息比特组，其中 每个信息比特组对应预设码表中的一行校验比特地址；
[0012] 将各个信息比特组中的第一个信息比特与预设码表中对应的一行校验比特地址 依照第一累加方式对校验比特进行处理，并将各个信息比特组中的其他信息比特根据对应 的校验比特地址依照第二累加方式对校验比特进行处理，以得到经过累加处理后的校验部 分；
[0013] 针对经过累加处理后的校验部分中属于第一校验部分的校验比特依照第一处理 方式进行处理，以得到编码后的第一校验部分；将编码后的第一校验部分按照循环子阵的 大小进行分组，以得到多个校验比特组，其中每个校验比特组对应预设码表中属于所述第 二校验部分的一行校验比特地址；
[0014] 将各个校验比特组中的第一个校验比特与预设码表中属于所述第二校验部分的 一行校验比特地址依照第一累加方式对第二校验部分进行处理，并将各个校验比特组中的 其他校验比特对第二校验部分的该行校验比特地址依照第二累加方式对该第二校验比特 部分进行处理，以得到编码后的第二校验部分；
[0015] 基于所述编码后的第一校验部分和编码后的第二校验部分组成编码后的校验部 分。
[0016] 可选的，所述信息比特的个数为K、所述循环子阵的大小为q*q ;所述依照所述循 环子阵的大小将所述信息比特进行分组以得到多个信息比特组包括：设置所述信息比特为 I = ( λ。，λ . . .，λ K D ;将所述信息比特按顺序以q个比特为一组进行分组以得到多个信 息比特组。
[0017] 可选的，所述将各个信息比特组中的第一个信息比特与预设码表中对应的一行校 验比特地址依照第一累加方式对校验比特进行处理包括：
[0018] 依序将每个信息比特组中的第一个信息比特分别对预设码表中对应行数字为地 址的校验比特进行模2累加处理。
[0019] 可选的，所述将各个校验比特组中的第一个校验比特与预设码表中属于所述第二 校验部分的一行校验比特地址依照第一累加方式对第二校验部分进行处理包括：
[0020] 依序将每个校验比特组中的第一个校验比特分别对预设码表中对应行数字为地 址的属于第二校验部分的校验比特进行模2累加处理。
[0021] 可选的，所述将各个信息比特组中的其他信息比特与预设码表依照第二累加方式 进行处理包括：
[0022] 将每个信息比特组中的其他信息比特分别对按照yl为地址的校验比特进行累加 处理，其中，y 1的表达式为：
[0024] 其中，Xl是指与每个信息比特组中第一个信息比特相关的校验比特对应的地址、 Q1为第一校验的大小与循环矩阵的大小的比值、Q2为第二校验部分的大小与循环矩阵的大 小的比值、Ml表示第一校验部分的校验比特的数目、M2表示第二校验部分的校验比特的数 目、i表示信息比特组中除了第一个信息比特之外的信息比特的序号，序号的数值范围为1 至Ij q_l之间。
[0025] 可选的，所述将各个校验比特组中的其他校验比特根据对应的校验比特地址依照 第二累加方式对第二校验比特部分进行处理包括：
[0026] 将每个校验比特组中的其他校验比特分别对按照y2为地址的校验比特进行累加 处理，其中，y 2的表达式为：
[0028] 其中，x2是指与每个校验比特组中第一个校验比特相关的校验比特对应的地址、 Q1为第一校验部分的大小与循环矩阵的大小的比值、Q2为第二校验部分的大小与循环矩阵 的大小的比值、Ml表示第一校验部分的校验比特的数目（大小）、M2表示第二校验部分的 校验比特的数目（大小）、i表示每个校验比特组中除了第一个校验比特（序号为0)之外 的校验比特的序号，序号的数值范围为1到q-Ι之间。
[0029] 可选的，所述预设码表的码率为1/3 ;码长η = 57600 ;信息比特k = 19200,校验 部分的大小m = 38400,其中第一校验部分的大小为Ml = 1280、第二校验部分的大小为M2 =37120 ;循环矩阵的大小q = 320 ;Q1 = Ml/q = 4 ;Q2 = M2/q = 116。该预设码表为：
[0030]
[0036] 其中，属于所述第二校验比特部分的校验比特地址为所述预设码表中的最后Ql 行，其中Ql根据第一校验部分的大小与循环矩阵的大小的比值来确定。
[0037] 可选的，所述针对经过累加处理后的校验部分中属于第一校验部分的校验比特依 照第一处理方式进行处理，以得到编码后的第一校验部分是指：
[0038] 对于经过累加处理后的校验部分中属于第一校验部分的校验比特依照公式进行 处理。
[0039] 与现有技术相比，本发明技术方案具有以下有益效果：
[0040] 通过大量仿真模拟，发现本发明实施例提出的低码率的码字具有比现有最新标准 中的同码率码字更接近香浓限的性能。
【附图说明】
[0041] 图1是本发明的一种LDPC码的编码方法的【具体实施方式】的流程示意图；
【具体实施方式】 [0042]
[0043] 发明人发现现有技术中，采用结构化的重复累加结构并不能很好的逼近香浓限。
[0044] 针对上述问题，发明人经过研究，提供了一种LDPC码的编码方法，通过大量仿真 模拟，发现本发明实施例提出的低码率的码字具有比现有最新标准中的同码率码字更接近 香浓限的性能。
[0045] 为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明 的【具体实施方式】做详细的说明。
[0046] 如图