时钟动态切换方法及装置的制造方法
【技术领域】
[0001]本发明涉及数字电路技术，尤其涉及一种时钟动态切换方法及装置。
【背景技术】
[0002]目前数字系统的功能越来越复杂，对功耗设计要求越来越高，根据功能及功耗需求，数字系统通常需要在多个不同的工作时钟之间进行动态切换。
[0003]目前的时钟动态切换技术存在以下一些缺陷:1)对待切换的时钟个数有限制，一般只支持两路时钟切换；2)对待切换的时钟的频率有限制，比如待切换时钟的频率相差不能太大或者需要满足一定的倍数关系；3)操作比较复杂，在进行时钟切换时需要多次操作相关寄存器。上述缺陷都会影响数字系统的性能和灵活性。因此，需要提出一种新的方案，以解决现有时钟动态切换技术对待切换时钟的个数、频率有限制以及操作繁琐的问题，保证数字系统具有良好性能和较高的灵活性。
【发明内容】
[0004]有鉴于此，本发明的主要目的在于提供一种时钟动态切换方法及装置，以解决时钟动态切换时对待切换时钟的个数、频率有限制以及操作繁琐的问题。
[0005]为达到上述目的，本发明的技术方案是这样实现的:
[0006]一种时钟动态切换装置，所述装置包括:时钟选择信号产生单元、时钟使能信号产生单元、同步单元和门控单元；
[0007]所述时钟选择信号产生单元，用于产生两个或两个以上时钟选择信号并传输给所述时钟使能信号产生单元，所述时钟选择信号具有如下特征:时钟选择信号的个数与需要切换的时钟个数相等；在任意时刻，有且只有一个时钟选择信号是有效的高电平或低电平；在任意时刻，有且只有两个时钟选择信号向相反的方向翻转；
[0008]所述时钟使能信号产生单元，用于基于所述时钟选择信号产生单元传过来的多个时钟选择信号产生时钟使能信号，并将所述时钟使能信号传输给所述同步单元；
[0009]同步单元，用于对所述时钟使能信号进行同步处理并传输给所述门控单元；
[0010]门控单元，用于基于所述同步单元同步后的时钟使能信号，打开或关闭时钟信号的输出。
[0011]优选的，所述同步单元，还用于对所述时钟使能信号进行同步处理后作为所述反馈控制信号返回给所述时钟使能信号产生单元；
[0012]所述时钟使能信号产生单元，用于基于所述时钟选择信号、以及所述同步单元返回的反馈控制信号产生所述时钟使能信号；其中，任意时刻，只有一个所述时钟使能信号是使能的。
[0013]优选的，所述时钟使能信号产生单元，具体用于对所述同步单元返回的反馈控制信号延迟处理，再基于延迟处理后的反馈控制信号和当前输入的时钟选择信号产生所述时钟使能信号。
[0014]优选的，所述延迟处理是指延迟一个时钟周期。
[0015]优选的，所述时钟选择信号产生单元，具体用于基于配置时钟域产生所述时钟选择信号。
[0016]一种时钟动态切换方法，所述方法包括:
[0017]时钟选择信号产生单兀产生两个或两个以上时钟选择信号并传输给时钟使能信号产生单元，所述时钟选择信号具有如下特征:时钟选择信号的个数与需要切换的时钟个数相等；在任意时刻，有且只有一个时钟选择信号是有效的高电平或低电平；在任意时刻，有且只有两个时钟选择信号向相反的方向翻转；
[0018]时钟使能信号产生单元基于所述两个或两个以上时钟选择信号产生两个或两个以上时钟使能信号，并将所述时钟使能信号传输给同步单元；
[0019]同步单元对所述时钟使能信号进行同步处理并传输给门控单元；
[0020]门控单元基于同步后的所述时钟使能信号，打开或关闭时钟信号的输出。
[0021]优选的，所述方法还包括:同步单元对所述时钟使能信号进行同步处理后作为所述反馈控制信号返回给所述时钟使能信号产生单元；时钟使能信号产生单元基于所述时钟选择信号、以及所述同步单元返回的反馈控制信号产生所述时钟使能信号；其中，任意时亥|J，只有一个所述时钟使能信号是使能的。
[0022]优选的，所述基于所述时钟选择信号、以及所述同步单元返回的反馈控制信号产生所述时钟使能信号，包括:
[0023]时钟使能信号产生单元对所述反馈控制信号延迟处理，再基于延迟处理后的反馈控制信号和当前输入的时钟选择信号产生所述时钟使能信号。
[0024]优选的，所述延迟处理为延迟一个时钟周期。
[0025]优选的，所述时钟选择信号产生单元基于配置时钟域产生所述时钟选择信号。
[0026]本发明实施例中，时钟选择信号产生单元产生的时钟选择信号的个数与需要切换的时钟个数相等；在任意时刻，有且只有一个时钟选择信号是有效的高电平或低电平，有且只有两个时钟选择信号向相反的方向翻转，对时钟个数和时钟频率均无要求，在时钟切换前后不需要做额外的处理，可以实现多个时钟信号之间无毛刺的快速切换，解决了时钟动态切换时的对待切换时钟的个数、频率有限制以及操作繁琐的问题，提高了数字系统的易用性和灵活性。
【附图说明】
[0027]图1为根据本发明实施例一的多选一时钟动态切换装置的组成结构示意图；
[0028]图2为根据本发明实施例二的4选1时钟动态切换中时钟选择信号的编码方式示意图；
[0029]图3为根据本发明实施例二的4选1的时钟动态切换装置的组成结构示意图及信号逻辑图；
[0030]图4为根据本发明实施例二的经过时钟选择信号产生单元处理后的时钟选择信号的波形图；
[0031]图5为根据本发明实施例二的基于延时时钟使能信号反馈控制的输出时钟波形图；
[0032]图6为根据本发明实施例三的多选一时钟动态切换方法的流程示意图。
【具体实施方式】
[0033]为使本发明的目的、技术方案和优点更加清楚明白，以下举实施例并参照附图，对本发明进一步详细说明。
[0034]实施例一
[0035]本发明提供的时钟动态切换装置结构如图1所示，是一种多时钟动态切换电路，包括时钟选择信号产生单元11、时钟使能信号产生单元12、同步单元13和门控单元14，其中，时钟选择信号产生单元11产生多个时钟选择信号，时钟使能信号产生单元12基于所述多个时钟选择信号产生时钟使能信号并传递给同步单元13同步后，门控单元14根据同步后的时钟使能信号打开或关闭时钟输出。
[0036]其中，时钟选择信号产生单元11用于产生时钟选择信号，该时钟选择信号具有如下特征:1)时钟选择信号的个数与需要切换的时钟个数相等；2)在任意时刻，有且只有一个时钟选择信号是有效的高电平或低电平，其余的时钟选择信号是无效的低电平或高电平；3)在任意时刻，有且只有两个时钟选择信号向相反的方向翻转，比如，一个从低电平向高电平翻转，另一个从高电平向低电平翻转。
[0037]本发明实施例中，时钟选择信号产生单元11产生的时钟选择信号来自配置时钟域，对于“时钟域”来说，如果一个信号由时钟clk_inl驱动(或触发)，就说该信号属于clk_inl时钟域。该时钟选择信号可以通过软件配置产生或硬件解码产生。也就是说，时钟选择信号产生单元既可以通过硬件的方式实现，也可以通过软件的方式来实现，但是这两种方式产生的时钟选择信号必须都具备上述3个特征。
[0038]本发明实施例中，上述的时钟选择信号产生单元11可以是具有如下功能的电路:用配置时钟(如图1中的cfg_clk)对输入的m(m为不小于2的整数)个初始选择信号(如图1中的sel[m:0]，表示二进制码)编码产生并输出独热码(如图1中的clk_in_
sel [0]、clk_in_sel [1]、......、clk_in_sel [n_2]、clk_in_sel [n_l], n 为不小于 2 的整数)。
这样的话，该独热码就是上述的时钟选择信号。也就是说，图1所示clk_in_sel [0]、clk_
in_sel[l]、......、clk_in_sel [n_2]、clk_in_sel [n_l]即为时钟选择信号产生单兀 11 产生的时钟选择信号，本发明实施例中的时钟选择信号产生单元11可以产生多个(至少两个或者两个以上)时钟选择信号。图1中的Clk_in[n-1:0]表示待切换的n_l个时钟信号。
[0039]时