连续渐近式模拟数字转换器及其比较器误差的校正方法
【技术领域】
[0001]本发明是关于连续渐近式模拟数字转换器(successive-approximat1n-register analog-to-digital converter ；SAR ADC)的比较器误差的校正技术。
【背景技术】
[0002]本领域技术人员应了解于说明书中所使用的与微电子相关的各种术语与基本概念，例如:信号、采样、电路节点、开关(switch)、比较器(comparator)、有限状态机(finite-state machine ;FSM)、模拟数字转换器(analog-to-digital converter ；ADC)及数字模拟转换器(digital-to-analog converter ；DAC)等。这些术语与基本概念为本领域技术人员所显而易见，故于此不再详细解释。
[0003]图1A为连续渐近式(SAR)模拟数字转换器(ADC) 100的功能方块图。参照图1A，连续渐近式模拟数字转换器100包括一采样电路110、一数字模拟转换器120、一加总电路130、一比较器140以及一 SAR控制器150。采样电路110采样一输入电压VIN并依据一采样信号SAMP输出一第一电压V"数字模拟转换器120将一输出数据D。转换成一第二电压V2o加总电路130接收第一电压Vi与第二电压V2并输出一加总电压Vx。比较器140接收加总电压^并输出一二元决策信号D x，并且此二元决策信号队代表加总电压V夂的极性。SAR控制器150接收二元决策信号0:(并输出采样信号SAMP与一输出数据D。。连续渐近式模拟数字转换器100以二阶段运作:一采样阶段与一转换阶段。在采样阶段下，采样信号SAMP为有效(即，为有效电位)，并且输入电压VIN被采样为第一电压V1<3在转换阶段下，采样信号SAMP为失效(即，无效电位)，并且SAR控制器150进行连续渐近以依据二元决策信号Dx调整输出数据D。以使第二电压乂2约等于第一电压V 1<3当二元决策信号队为1 (其代表加总电压^过高且需要调低)时，SAR控制器150增加输出数据D。的值以增加第二电压V 2因而降低加总电压Vx。反之，SAR控制器150减少输出数据D。的值以降低第二电压V2因而增加加总电压\。于连续渐近终止时，加总电压Vx约为0、第二电压V 2约等于第一电压V ρ且输出数据D。的最终值为输入电压V IN的数字化表示(其作为连续渐近的结果)。
[0004]图1B为比较器140的理想转换特性的示意图。参照图1B，当加总电压Vx大于0时，二元决策信号队为1。反之，当加总电压Vx小于0时，二元决策信号Dx*0。然而，实际的比较器会有误差。图1C为具有10mV误差的比较器140的示范性转换特性的示意图。参照图1C，当加总电压Vx大于10mV时，二元决策信号DXS 1。反之，当加总电压Vx小于10mV时，二元决策信号队为0。在比较器140的误差(如，10mV)的存在下，于连续渐近终止时，加总电压^约为误差电压(如，10mV)，而非0。如此一来，第二电压V2则不会准确地逼近于第一电压I，且输出数据D。的最终值不会为输入电压VIN的精准数字化表示。因此会引入一误差至模拟数字转换并降低连续渐近式模拟数字转换器100的性能。
[0005]于此，比较器误差能通过使用自动归零(auto-zero)架构而校正。然而，自动归零架构会增加比较器的复杂度。
[0006]因此，不增加比较器的复杂度的连续渐近式模拟数字转换器的比较器误差的校正方法是令人期望的。
【发明内容】
[0007]本发明示范性实施例的目的之一在于校正连续渐近式模拟数字转换器的比较器的电压误差。
[0008]本发明示范性实施例的目的之一在于使用响应利用连续渐近所获得的误差修正码的误差修正数字模拟转换器来删除连续渐近式模拟数字转换器的比较器的电压误差。
[0009]在一示范性实施例中，一种连续渐近式模拟数字转换器包括一多路采样电路、一第一数字模拟转换器(digital-to-analog converter ；DAC)、一第二数字模拟转换器、一加总电路、一比较器以及一连续渐近式有限状态机(finite-state machine ;FSM)。多路采样电路依据一采样信号并基于一前景校正指示信号的状态采样一输入电压或一共模电压成一采样电压。第一数字模拟转换器响应一转换码输出一转换电压。第二数字模拟转换器响应一误差修正码输出一误差修正电压。加总电路接收转换电压、误差修正电压与米样电压并输出一误差电压。比较器接收误差电压并输出一二元决策信号。连续渐近式有限状态机接收二元决策信号并输出一输出数据、采样信号、前景校正指示信号、转换码与误差修正码。其中，连续渐近式有限状态机包括一前景校正状态以及一正常运作状态。当连续渐近式有限状态机为前景校正状态时，共模电压被采样、转换码被设定为一共模码，并且误差修正码的一校正值以连续渐近建立。相对地，当连续渐近式有限状态机为正常运作状态时，输入电压被采样、误差修正码被设定为于前景校正状态下所获得的校正值，并且转换码以连续渐近建立。在一示范性实施例中，第二数字模拟转换器的解析度高于第一数字模拟转换器的解析度。
[0010]在一示范性实施例中，一种连续渐近式模拟数字转换器的比较器误差的校正方法包括使用一第一数字模拟转换器响应一转换码输出一转换电压、使用一第二数字模拟转换器响应一误差修正码产生一误差修正电压、使用一加总电路产生表现一采样电压、转换电压与误差修正电压的加总的一误差电压、使用一比较器产生指示误差电压的极性的一二元决策信号、执行一第一连续渐近、执行一第二连续渐近、以及利用转换码的最终值输出一输出数据。其中，执行一第一连续渐近的步骤包括设定转换码为一共模码、设定误差修正码为一中值码、采样一共模电压成采样电压、使用连续渐近依据二元决策信号反复调整误差修正码、以及保存误差修正码的最终值以作为一校正值。执行一第二连续渐近的步骤包括设定误差修正码为中值码、设定转换码为共模码、采样一输入电压成采样电压、设定误差修正码为校正值、以及使用连续渐近依据二元决策信号反复调整转换码。
【附图说明】
[0011]图1A为连续渐近式模拟数字转换器(SARADC)的功能方块图。
[0012]图1B为图1A中的连续渐近式模拟数字转换器的比较器的理想转换特性的示意图。
[0013]图1C为具有10mV误差的图1A中的连续渐近式模拟数字转换器的比较器的示范性转换特性的示意图。
[0014]图2为依照本发明一实施例的连续渐近式模拟数字转换器的功能方块图。
[0015]图3A及3B为图2中的连续渐近式模拟数字转换器的连续渐近式有限状态机的运作流程图。
[0016]图4为图2中的连续渐近式模拟数字转换器的一电路实施例的示意图。
[0017]其中，附图标记说明如下:
[0018]100连续渐近式模拟数字转换器
[0019]110采样电路
[0020]120数字模拟转换器
[0021]130加总电路
[0022]140比较器
[0023]150 SAR 控制器
[0024]VIN输入电压
[0025]SAMP采样信号
[0026]Vi第一电压
[0027]D0输出数据
[0028]V2第二电压
[0029]Vx加总电压
[0030]Dx 二元决策信号
[0031]200连续渐近式模拟数字转换器
[0032]220多路采样电路
[0033]230第一数字模拟转换器
[0034]240第二数字模拟转换器
[0035]250加总电路
[0036]260比较器
[0037]270连续渐近式有限状态机
[0038]VCM共模电压
[0039]FGC前景校正指示信号
[0040]SMP采样信号
[0041]Vs采样电压
[0042]Dc转换码
[0043]Vc转换电压
[0044]Doc误差修正码
[0045]Voc误差修正电压
[0046]VE误差电压
[0047]De 二元决策信号
[0048]D0UT输出数据
[0049]300流程图
[0050]305 启动
[0051]310使前景校正指示信号FGC有效
[0052]315设定转换码队为共模码D εΜ并且设定误差修正码D。。为中值码D oco
[0053]320使采样信号SMP有效
[0054]325使采样信号SMP失效
[0055]330依据二元决策信号DE反复调整误差修正码D
[0056]335保存误差修正码DQC的最终值以作为一校正值Docc
[0057]340使前景校正指示信号FGC失效
[0058]342设定转换码队为共模码D ?并且设定误差修正码D。￡为中值码D oco
[0059]345使采样信号SMP有效
[0060]350使采样信号SMP失效
[0061]352设定误差修正码0。〔为校正值D occ
[0062]355依据二元决策信号DES复调整转换码D c
[0063]360使用转换码队的最终值更新输出数据D.
[0064]400组合电路
[0065]410子电路
[0066]411开关