具有改善的发送分支的接口的制作方法
【专利说明】具有改善的发送分支的接口
[0001]本发明涉及一种用于具有用于至少一个照明设备的电子操作装置的双向通信的接口和具有这种接口的镇流器。
[0002]由DE102009016904B4公开一种用于DALI控制信号的接口，其具有发送通道和接收通道，两者可以利用共同的电流源来操作。图1中示出了根据现有技术的电路。
[0003 ]针对DALI信号的接收以及针对DALI信号的发送，在已知电路中都设有相应的光电耦合器U2、U1，它们分别构成用于发送或接收的分支的一部分。两个分支由共同的电流源Q2、Q3、R3、R4供电。该电路还具有在图1中作为电容器C2被示出的蓄能器。
[0004]已知的接口被设计用于根据DALI标准的通信，其中，在无源总线的情况下对线路施加预定的直流电压。该预定的直流电压分别只在信号传输的情况下被降低，而当没有传输信号时重新施加恒定的直流电压。
[0005]根据现有技术，电容器C2通过施加在总线上的直流电压被充电。这在此是有意义的，因为当发生根据DALI标准的信号传输时，施加在总线上的电压恰好降至(逻辑)零或针对低电平电压所限定的电压。这可以在电路的返回通道(发送分支)中直接看出。
[0006]“返回通道”是指离开接口的通道，作为用于接口的发送操作的通道。“发送分支”相应地是接口的发送信号所使用的信号路径。
[0007]但如果要代替DALI信号，由接口接收根据一协议的信号，在该协议中在总线的闲置状态下电压为零(或相比于DALI标准很低)，则证明了已知的接口对此并不适用。这样的标准的示例是所谓的DSI标准。
[0008]其原因是，不同于DALI标准，根据DSI标准，在无源总线的情况下不施加电压或施加低电压(“低电平”，即用于传输第一逻辑状态(例如O)的较低的值，被指定为〈6.5伏)。只有在传输DSI信号时才提高总线上的电压。
[0009]因此，如果DSI信号抵达用于已知接口的操作装置(即次级侧)的接线端，则电压从针对第一逻辑状态的值(例如〈6.5伏)突增至预定的直流电压，例如10-15伏(高电平，即被解释为第二逻辑值(例如I)的电压值)。现在需要的是，马上识别到来的信号以确保可靠地识别DSI信号。在DSI情况下，传输以曼彻斯特编码实现，即数据比特通过从低电平转至高电平(逻辑O)或从高电平转至低电平(逻辑I)来传输。
[0010]但已知电路中的电容器C2此时起到干扰作用，因为下降沿(逻辑I)或DSI信号的第一比特无法通过已知的接口来可靠地识别。
[0011]其原因在于，电容器C2在呈现高电平(约833ys)之后因2mA输入电流源而部分充电。在总线电压降低至小于6.5伏时，电容器C2被继续充电。这导致了在接收分支的光电耦合器U2中也有电流流动，并因此无法在低于6.5伏后马上识别在光电耦合器U2的光电耦合器输出端处的第一逻辑状态(例如I)。即，电容器C2本身在低于低电平之后仍然被部分充电并且在未充电或部分充电的状态下桥接齐纳二极管Zl，否则，该齐纳二极管Zl在低于齐纳电压(低电平)时马上中断光电耦合器U2内的电流流动。
[0012]因此，本发明的任务是提供一种接口，其在发送操作中在数字信号的边沿陡度方面得到改善。
[0013]本发明通过提供一种如用权利要求1所要求保护的接口来解决该问题。本发明的有利改进方案是从属权利要求的主题。
[0014]—种用于照明设备的操作装置的数字总线接口，该数字总线接口具有:
[0015]-发送分支和接收分支，其中，接收分支具有电流源，该电流源能由在闲置状态下导通电压的总线来供电，其中，该电流源至少给发送分支供应能量并且该发送分支具有光电耦合器，其中，接收分支中设有电能存储器(例如一个或更多个电容器)，其通过电流源充电并且经由与发送分支的光电耦合器的次级侧串联的至少一个电阻放电。
[0016]该电阻可以连接在能量存储器和光电耦合器之间。
[0017]该能量存储器和电阻可以如此设定尺寸，使得在数字比特发送持续时间(期间可连接的总线被短路)内放电电流流动。
[0018]使可连接的总线短路的数字比特的边沿持续时间可以小于25ms，优选小于15ys。
[0019]能量存储器可以无需充电电流-控制元件或者通过充电电流-控制晶体管由电流源充电。
[0020]现在，参照附图来描述本发明的基本方面。
[0021]其中:
[0022]图1示出根据现有技术的接口，
[0023]图2是电路布置的示意图，
[0024]图3是电路布置的另一示意图，
[0025 ]图4示出根据本发明的第一实施方式，
[0026]图5示出根据本发明的第二实施方式。
[0027]图2示出电路布置，其中，尤其是，场效应晶体管(FET、JFET)JI和电阻R7构成电流源J1、R7，该电流源向以下例如被称为电容器Cl的能量存储器提供预定大小的充电电流。
[0028]由此，一方面保证了光电耦合器Q5最终被恒定电流(输入电流减去充电电流)流过。另一方面，非线性组件且尤其是齐纳二极管D9的作用未通过电容器Cl被消除。因此，以下将使用术语“齐纳二极管”代表非线性组件。优选地如此选择电流的分配，使得电容器的充电电流小于流过光电耦合器的电流，优选地，在光电耦合器电流的30%至70%的范围内。
[0029]现在，电容器Cl的充电电流在接收分支的光电親合器Q3的输入端被量取(参见在二极管D6和光电耦合器Q3之间的测量点I)。即，该电容器是与具有接收-光电耦合器Q3的初级侧的路径并联的路径的一部分。
[0030]通过使用所述的电流源J1、R7保证了快速且可靠地识别DSI信号的下降沿，即尤其是DSI指令的第一比特(起始比特，逻辑1，用下降沿编码)。由于电容器Cl并非仅在加上高电平后放电，故要直接检测何时电压降至低电平。但也还是可以在根据本发明的电路中将共同的电流源用于返回通道和前行通道(接收分支/发送分支)。
[0031]该接口除了用于根据DSI标准的信号接收外也可被用于根据DALI标准的信号接收。重要的是，根据本发明的布置即便当总线电压的闲置状态接近O伏或是O伏时也能够(尤其是)很快速地察觉到来的信号。
[0032]如此设计图2中示出的电路布置，使得其通过使用大尺寸的电容器(具有例如1_6μF的电容)来抵消电流源的不利影响，该电容器由包括FET Jl和电阻R7的电流源充电至约5.5伏或更高。此时，只存在FETJl的漏极-源极电容的寄生影响，但其可以通过位于栅极处的电容的合适的尺寸设定来减小。
[0033]图2在此以示意图示出该接口，其具有第一初级侧控制端子和第二初级侧控制端子。一方面DALI控制装置SDALI且另一方面电网按钮(未示出)与初级侧控制输入端相联接。
[0034]当前，设置电阻Rl与第一初级侧控制端子串联。在该电阻Rl和第二初级侧控制端子之间联接包括四个二极管Dl至D4的整流器。
[0035]在第一和第二整流器输出端子之间联接开关XI，尤其是其工作电极-参比电极段。包括两个双极晶体管Q1、Q2以及两个欧姆电阻R2、R3的电流源通过该开关Xl与整流器输出端子相联接。第一光电親合器Q3与电流源的输出端相联接，该第一光电親合器Q3与齐纳二极管D9串联。由二极管D6、FET Jl和电阻R7所构成的电流源J1、R7以及电容Cl构成的串联电路与齐纳二极管D9并联。通过电流源R7、J1给第二光电耦合器Q5供电。
[0036]接收分支内的光电親合器Q3可以通过具有第一和第二输出端子的接口的输出端传递信号，而发送分支内的第二光电耦合器Q5被设置用于通过具有第一和第二信号端口的信号输入端发送信号。
[0037]光电耦合器Q5的输出端与开关XI的控制电极相连接，其中在该线路上串联有二极管D13和电阻R9。起到噪声滤波器作用的、电容器C3和电阻Rll的并联电路与开关Xl的控制电极并联。在电容器C3和电阻Rll之间联接有另一个双极晶体管Q4，其基极与电阻Rll的电位较高侧相联接。因为在下降沿时不再进行电容器Cl的充电，但还根据DALI标准，因此在传输根据DSI标准的信号时通过使用用于电容器Cl的充电的电流源J1、R7(其基本对应于已知电路的电容器C2)也给出全部的功能性。因此，电容器Cl被一直充电，由此，省掉了在下降沿时通过未充电或部分充电状态桥接齐纳二极管D9。
[0038]在接通电源电压并进而根据DALI标准将直流电压施加到预定的级别/水平之后(DALIein),电容器Cl在约400毫秒内被充电至约5.5伏或更高，以使得确保在接通时刻之后的600毫秒后(对应于DALI标准)可以发出对DALI信号的应答。
[0039]此时，充电电流被由FET Jl和电阻R7所构成的电流源限制到例如100μ A。但该值也可以根据所使用的组件而或高或低。
[0040]由此，光电耦合器Q5始终以所限定的电流来控制，其中，通过FETJl如此选择该电流，使得在传输DSI信号的情况下，对比特-时间(即从发送器到接收器可以发送一个比特的时间)的影响不大。
[0041]所示电路可以如下进行改动。例如如果要增大用于FET Xl的控制电压(S卩Cl处的电压)，