信号产生系统和信号产生方法、信号组合模块的制作方法

文档序号:9790541阅读:628来源:国知局
信号产生系统和信号产生方法、信号组合模块的制作方法
【专利说明】信号产生系统和信号产生方法、信号组合模块 【技术领域】
[0001] 本发明设及一种信号产生系统和信号产生方法W及信号组合模块。 【【背景技术】】
[0002] 具有准确占空比的正交信号对于电路来说总是必要的。例如,具有准确占空比的 正交信号有利于振荡器的覆盖或频率规划。
[0003] 正交信号是常用的,但传统的信号产生系统为了产生正交信号仅使用偶数个分频 器。由于分频比的限制,运不利于振荡器的覆盖或频率规划。
[0004] 例如,如果信号产生系统具有3个电平触发装置(level triggering device),则 该信号产生系统只能产生具有180/3*N相位的分频信号,N是正整数。对于另一示例,如果 信号产生系统具有5个电平触发装置,则该信号产生系统只能产生具有180/5*N相位的分 频信号。此外,需要至少一个调整步骤来产生期望的正交信号。然而,运样的调整可能会引 起更多的噪声。 阳0化]因此,需要一种新的信号产生系统和新的信号产生方法。 【
【发明内容】

[0006] 有鉴于此,本发明提供一种信号产生系统和信号产生方法,用于产生具有50%占 空比的输出信号,W及提供一种信号组合模块。
[0007] 根据本发明一实施例,提供一种信号产生系统,用于产生具有50%占空比的输出 信号。该信号产生系统包括:分频模块,包括奇数个电平触发装置,用于利用等于M的分频 比基于输入信号产生多个分频信号,其中M是正整数;W及信号组合模块,用于组合至少两 个所述分频信号,或组合所述输入信号与其中之一所述分频信号,W产生至少一个输出组 合信号。其中,所述信号产生系统基于所述输出组合信号产生所述输出信号;所述分频模块 协同所述信号组合模块,W提供等于N. 5的分频比,其中N是正整数。
[0008] 在一实施例中,N. 5 = M/2。此外,在一实施例中,输出组合信号由分频器模块的一 个分频信号和一个输入时钟产生。
[0009] 根据本发明另一实施例,提供一种信号产生系统,用于产生具有50%占空比的输 出信号。该信号产生系统包括:分频模块,包括奇数个电平触发装置,用于利用等于M的分 频比产生多个分频信号,其中M是正整数;延迟模块,用于延迟至少一个所述分频信号,W 产生至少一个延迟分频信号;W及信号组合模块,用于组合至少两个所述延迟分频信号,或 者用于组合至少一个所述分频信号和至少一个所述延迟分频信号,W产生所述输出信号。 其中所述分频模块协同所述信号组合模块W提供等于N. 5的分频比,其中N是正整数。
[0010] 根据本发明再一实施例,提供一种占空比校准电路,包括:第一下降时间调谐电 路,用于接收输入信号W产生第一调整后输入组合信号;W及缓冲器,用于缓冲所述第一调 整后输入信号W产生校准信号。
[0011] 根据本发明再一实施例,提供一种占空比校准电路,包括:第屯反相器,用于接收 输入信号;第二下降时间调谐电路,用于接收来自所述第屯反相器的输出W产生第二调整 后输出输入信号;W及第八反相器,用于反相所述第二调整后输入信号W产生校准信号。
[0012] 根据本发明又一实施例,提供一种信号组合模块,包括:第一初始组合电路,用于 接收多个输入信号W产生第一输出组合信号;第二初始组合电路,用于接收多个输入信号 W产生第二输出组合信号;第一边缘校准装置,禪接在第一电压电平与所述第一初始组合 电路之间;W及第二边缘校准装置,禪接在第二电压电平与所述第二初始组合电路之间。其 中,所述第一边缘校准装置和所述第二边缘校准装置校准所述第一输出组合信号和所述第 二输出组合信号的至少一边缘,W在输出端子产生所述输出组合信号。
[0013] 根据本发明又一实施例,提供一种信号组合模块,包括:能量存储电路,禪接于输 出端子;充电电路,用于接收至少两个输入信号W输出充电电流到所述能量存储电路;放 电电路,用于接收至少两个分频信号W从所述能量存储电路吸取放电电流。其中所述能量 存储电路根据所述充电电流和所述放电电流产生输出组合信号到所述输出端子。
[0014] 根据本发明一实施例,提供一种信号产生方法,用于产生具有50%占空比的输出 信号。该信号产生方法包括至少W下步骤:(a)利用等于M的分频比基于输入信号产生多 个分频信号,其中M是正整数;化)将至少两个所述分频信号组合,或将所述输入信号与其 中之一所述分频信号组合,W产生至少一个输出组合信号;W及(C)基于所述输出组合信 号产生所述输出信号。其中步骤(a)配合步骤化)W提供等于N. 5的分频比,其中N是正 整数。
[0015] 根据本发明另一实施例,提供一种信号产生方法,用于产生具有50%占空比的输 出信号。该信号产生方法包括至少W下步骤:利用等于M的分频比产生多个分频信号,其中 M是正整数;延迟至少一个所述分频信号,W产生至少一个延迟分频信号;W及组合至少两 个所述延迟分频信号,或者组合至少一个所述分频信号和至少一个所述延迟分频信号,W 产生所述输出信号;其中分频步骤和延迟步骤协同W提供等于N. 5的分频比,其中N是正整 数。
[0016] 鉴于上述实施例,可产生具有正交相位和奇数分频比的输出信号。此外,通过校准 IQ分频器的输入信号的占空比来调整正交相位,因此可降低噪声W及相位性能更好。 【【附图说明】】
[0017] 图1为根据本申请一实施例的信号产生系统的方框图。
[001引图2A为根据本申请另一实施例的信号产生系统的方框图。
[0019] 图2B为图2A所示信号产生系统的操作的波形图。
[0020] 图3为根据本申请一实施例的图1中描述的分频模块的电路示意图。
[0021] 图4为图3所示电路的操作的波形图。
[0022] 图5为根据本申请另一实施例的图1中描述的分频模块的电路示意图。
[0023] 图6为图5所示电路的操作的波形图。
[0024] 图7为根据本申请再一实施例的图1中描述的分频模块的电路示意图。 阳0巧]图8A为根据本申请一实施例的图1中占空比校准电路的电路示意图。
[0026] 图8B示出图2A的信号产生系统包括校准电路的方块图,该校准电路包括图8A中 所描绘的比较器和平均计算电路。
[0027] 图9A和图9B为根据本申请一实施例的图8A中第一占空比校准模块和第二占空 比校准模块的电路示意图。 阳02引图10A-1、图10B-1、图10C-1、图10D-1为根据本发明实施例的占空比校准电路的 方框图。
[0029] 图 10A-2、图 10B-2、图 10C-2、图 10D-2 分别为图 10A-1、图 10B-1、图 10C-1、图 10D-1中描述的电路的操作波形图。
[0030] 图11为根据本申请一实施例的图1中描述的信号组合模块的电路示意图。
[0031] 图12和图13为图11所描述的电路的操作范例。
[0032] 图14为用于图12的实施例的操作的波形图。
[0033] 图15为根据本申请另一实施例的图1中描述的信号组合模块的电路示意图。
[0034] 图16为图15所描述的电路的操作范例。
[0035] 图17为图16所描述的实施例的操作的波形图。
[0036] 图18为图15所描述的电路的操作范例。
[0037] 图19为图18所描述的实施例的操作的波形图。
[0038] 图20为应用于本申请的信号组合模块的XOR电路的电路示意图。
[0039] 图21为图20中描述的异或电路的操作的信号波形图。 【【具体实施方式】】 W40] 图1为根据本申请一实施例产生具有50%占空比的输出信号OS的信号产生系统 100的方框图。如图1所示,信号产生系统100包括分频模块101和信号组合模块(signal combining mo化Ie) 103。分频模块101包括奇数个电平触发装置,利用等于M的分频比基于 输入信号INS来产生多个分频信号,其中M是正整数。也就是说,M可W是1,或1 W外的任何其它正整数。信号组合模块103组合多个分频信号的至少两个,W在输 出端子OT产生输出组合信号CS。在一个实施例中,分频信号具有50%的占空比, 但它们的频率不是期望的频率。可替代地,信号组合模块103可W组合分频信号 的其中之一和输入信号INS, W产生输出组合信号CS。分频模块101配合信号组合模块103 W提供等于N. 5的分频比,其中N是正整数。也就是说,N可W是1,或1 W外的任何其它正 整数。本申请的目的之一是提供一种具有50%占空比和期望频率的输出信号0S。因此,如 果输出组合信号CS已经具有50%的占空比,输出组合信号CS可W直接输出作为输出信号 0S。或者,信号产生系统100可W进一步包括占空比校准电路(化ty cycle calibrating circuit) 105,用于校准输出组合信号CS W产生输出信号OS。在一个实施例中,多个分频信 号可W被组合然后被进一步处理,W产生输出组合信号CS,但不局限于此。
[0041] 分频模块101、信号组合模块103和占空比校准电路105的详细说明将在后面讨 论。
[0042] 图2A为根据本申请另一实施例产生具有50%占空比的输出信号OS的信号产生系 统200的方框图。信号产生系统200包括分频模块201、信号组合模块203 W及延迟模块 205。与图1所示的实施例相比较,信号组合模块103是在占空比校准电路105之前提供, 但信号组合模块203是在延迟模块205之后提供。因此,分频信号中的至少一个 由延迟模块205延迟,W产生至少一个延迟分频信号(在此例中Q_2')。在该范例中,分频 信号Q_1具有50%的占空比,W及延迟分频信号Q_2'也具有50%的占空比。然后,通过信 号组合模块203将延迟分频信号和分频信号(或另一个延迟分频信号)相组合,W产生输 出信号OS。由信号产生系统200处理之后,输出信号OS可W具有50%的占空比和期望的 频率。 阳0创图2B为图2A所示信号产生系统的操作的波形图。如图2B所示,分频信号Q_2由 延迟模块205延迟,W产生延迟分频信号Q_2',然后信号组合模块203将分频信号Q_1和延 迟分频信号Q_2'组合,W产生输出信号OS (y J ? y_2')。
[0044] 在一个实施例中,输出信号OS可W由分频比2来分频,但并不限于此。在运种情 况下,图1和图2的实施例形成I/Q分频器。 W45] 图3为根据本申请一实施例的图1中描述的分频模块101的电路示意图。在图3 的实施例中,分频模块101包括S个电平触发装置TD_1、TD_2和TD_3,分别输出分频信号 Q_1、Q_2和Q_3。电平触发装置TD_1、TD_2和TD_3可W由时钟信号CLK的上升沿或下降沿 触发,基于D和石的电平W产生分频信号Q_1、Q_2和Q_3,因而电平触发装置TD_1、TD_2和 TD_3接收时钟信号CLK和反相时钟信号瓦方(具有时钟信号CLK的反相相位)两者。电 平触发装置的操作可表示为下面的表Tl。但是,请注意,图3所示的电平触发装置只是一个 范例,可W应用其他装置来执行分频模块的功能。在一个实施例中,图1或图2中的输入信 号INS是时钟信号CLK或反相时钟信号巧衣。
当前第1页1 2 3 4 5 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1