集成电路的制作方法
【专利说明】
[0001] 相关申请的交叉引用
[0002] 本申请要求于2014年10月22日提交的第10-2014-0143266号韩国专利申请的 优先权，该韩国专利申请通过引用全部合并于此。
技术领域
[0003] 本发明的示例性实施例设及一种集成电路，更具体地讲，设及一种用于改善在集 成电路中接收的信号的质量的技术。
【背景技术】
[0004] 图1是图示接收器100的示图，图2A和图2B是图示输入到接收器100/从接收器 100输出的信号IN、VREF、0UT的示图。输入信号IN可W具有各种模式，但是为了方便起见， 图2A和图2B图示了输入信号IN用于与时钟的模式基本上相同的模式（和 "L"的重复模式）输入。
[0005] 参考图1，接收器100将输入信号IN的电压电平与参考电压VREF的电压电平进行 比较，并且产生输出信号OUT。当输入信号IN的电压电平高于参考电压VREF的电压电平 时，接收器100产生处于"H"电平的输出信号OUT,当输入信号IN的电压电平低于参考电压 VREF的电压电平时，接收器100产生处于"L"电平的输出信号OUT。
[0006] 图2A是图示当参考电压VREF的电平相对低时输入接收器100/从接收器100输 出的信号IN、VREF、0UT的波形的示图。参考图2A，由于参考电压VREF的电平变低，因此输 出信号OUT的高脉冲宽度变长，且输出信号OUT的低脉冲宽度变短。在运种情况下，由于当 输出信号OUT是"H "时，输出信号OUT的眼孔图样变宽，但当输出信号OUT是"L "时，输出 信号OUT的眼孔图样变窄，因此输出信号OUT在接收器100的后端可W被错误地识别。 阳007] 图2B是图示当参考电压VREF的电平相对高时输入接收器100/从接收器100输 出的信号IN、VREF、0UT的波形的示图。参考图2B，由于参考电压VREF的电平变高，因此输 出信号OUT的低脉冲宽度变长，且输出信号OUT的高脉冲宽度变短。在运种情况下，由于当 输出信号OUT是"L"时，输出信号OUT的眼孔图样变宽，但当输出信号OUT是"H"时，输出 信号OUT的眼孔图样变窄，因此输出信号OUT在接收器100的后端也可W被错误地识别。 [000引如上所述，在利用将参考电压VR邸与输入信号IN相互比较的方案来接收输入信 号IN的接收器100中，参考电压VREF是判断接收器100的输出信号OUT的质量的重要因 素。
【发明内容】
[0009] 本发明的各种实施例设及一种将接收器中使用的参考电压的电平调节至最佳电 平的技术。
[0010] 在实施例中，一种集成电路可W包括：接收器，适用于将外部信号的电压电平与参 考电压的电压电平相互比较，并且产生内部信号；调节码发生单元，适用于检测内部信号的 占空，并且产生一个或更多个比特的调节码；W及电压调节单元，适用于响应于调节码来调 节参考电压的电压电平。
[0011] 调节码发生单元可W在调谐时段被激活，外部信号在调谐时段期间可W具有时钟 模式。当调谐时段结束时，调节码发生单元可W被去激活，并且调节码的值可W被固定。
[0012] 在另一实施例中，一种集成电路可W包括：参考电压发生单元，适用于产生参考电 压；隔离单元，适用于将参考电压的电压电平反映在第一参考电压的电压电平和第二参考 电压的电压电平中；第一接收器，适用于将第一外部信号的电压电平与第一参考电压的电 压电平相互比较，并且产生第一内部信号；第二接收器，适用于将第二外部信号的电压电平 与第二参考电压的电压电平相互比较，并且产生第二内部信号；第一调节码发生单元，适用 于检测第一内部信号的占空，并且产生一个或更多个比特的第一调节码；第二调节码发生 单元，适用于检测第二内部信号的占空，并且产生一个或更多个比特的第二调节码；第一电 压调节单元，适用于响应于第一调节码来调节第一参考电压的电压电平；W及第二电压调 节单元，适用于响应于第二调节码来调节第二参考电压的电压电平。
[0013] 隔离单元可W基本上防止第一参考电压的电压电平的改变对参考电压和第二参 考电压造成影响，并且可W基本上防止第二参考电压的电压电平的改变对参考电压和第一 参考电压造成影响。
[0014] 第一调节码发生单元和第二调节码发生单元可W在调谐时段期间被激活，第一外 部信号和第二外部信号可W在调谐时段期间具有时钟模式。当调谐时段结束时，第一调节 码发生单元和第二调节码发生单元可W被去激活，且第一调节码和第二调节码的值可W被 固定。
[0015] 在另一实施例中，一种集成电路可W包括：第一接收器，适用于接收内部信号；调 节码发生单元，适用于检测第一接收器的输出信号的占空，并且产生一个或更多个比特的 调节码；W及电压调节单元，适用于响应于调节码来调节内部信号的电压电平。
[0016] 集成电路还可W包括：第二接收器，适用于将外部信号的电压电平与参考电压的 电压电平相互比较，并且产生内部信号。
[0017] 调节码发生单元可W在调谐时段被激活，内部信号可W在调谐时段具有时钟模 式。当调谐时段结束时，调节码发生单元可W被去激活，且调节码的值可W被固定。
[0018] 根据本发明的实施例，接收器中使用的参考电压的电平被最优化，使得能够改善 由接收器接收的信号的质量。
【附图说明】
[0019] 图1是图示接收器100的视图。
[0020] 图2A和图2B是图示输入图1的接收器100/从图1的接收器100输出的信号IN、 VREF、0UT的示图。
[0021] 图3是根据本发明实施例的集成电路300的配置图。
[0022] 图4是图3的电压调节单元340的实施例的配置图。
[0023] 图5是图示图3的集成电路300的操作的示图。
[0024] 图6是根据本发明另一实施例的集成电路600的配置图。 阳0巧]图7是图6的隔离单元610的实施例的配置图。
[0026] 图8是根据本发明进一步实施例的集成电路800的配置图。
【具体实施方式】
[0027] W下将参考附图来更加详细地描述本发明的各种实施例。然而本发明可W实施为 不同的形式，并且不应当解释为受限于本文阐述的实施例。更确切地说，提供运些实施例使 得本公开将是彻底的和完全的，运些实施例将把本发明的范围充分地传达给本领域技术人 员。贯穿本公开，同样的附图标记在整个本发明的各种附图和实施例中指代同样的部件。 [00測附图不一定成比例，在某些情况下，比例可能已经被放大，W便于清楚地图示实施 例的特征。还应当注意的是，在说明书中，"连接/禪合"不仅指一个组件直接禪合另一组 件，还指一个组件经由中间组件间接地禪合另一组件。另外，只要在句中未特别提及，单数 形式可W包括复数形式。
[0029] 图3是根据本发明实施例的集成电路300的配置图。
[0030] 参考图3,集成电路300可W包括参考电压发生单元310、接收器320、调节码发生 单元330和电压调节单元340。集成电路300可W包括从外部（即，外源）接收信号的各种 类型的半导体器件，诸如存储器件、CPU(中央处理单元）、GPU(图形处理单元）、DSP (数字 信号处理器）、AP (应用处理器）或各种控制器。
[0031] 参考电压发生单元310可W产生参考电压VREF。参考电压发生单元310可W响应 于设置值SEKO: M〉来设置参考电压VREF的电压电平。设置值SEKO: M〉可W从集成电路 300的外部输入，或者也可W被储存在集成电路300中。图3图示了在接收器320中使用的 参考电压VREF产生于集成电路300的参考电压发生单元310中。然而，参考电压VREF可 W不产生于集成电路300中，在产生于集成电路300外部的参考电压VREF也可W被输入至 集