调变电路及其操作方法
【专利说明】
【技术领域】
[0001]本发明关于一种调变电路及其操作方法。
【【背景技术】】
[0002]两点调变(two-point modulat1n)技术广泛地应用在通信领域。两点调变技术通过将调变数据分成两部分:一部分被传送到压控振荡器(voltage-controlledoscillator, VC0)，另一部分被传送到积分三角调变器(delta sigma modulator, SDM)，以避免锁相回路(phase-locked loop, PLL)频宽限制的问题。然而，两点调变器需要在VCO的输入端设置数字模拟转换器(digital to analog converter, DAC)及/或其它电路以将调变数据转换成模拟形式，使得装置的电源消耗增加。此外，两调变路径间的增益不匹配(gain mismatch)亦会造成信号失真。
[0003]因此，如何提出一种简单、低功耗、低成本且可进行自身校正的调变电路及其操作方法，乃目前业界所致力的课题的一。
【
【发明内容】
】
[0004]本揭露有关于一种调变电路及其操作方法。
[0005]依据一实施例，提出一种调变电路，该调变电路包括锁相回路电路、缩放电路以及积分三角调变器。锁相回路电路用以回应参考信号、第一控制信号以及第二控制信号产生输出振荡信号。缩放电路耦接锁相回路电路，用以回应调变数据产生第一控制信号，以控制输出振荡信号的频率偏移，其中第一控制信号是一数字形式的信号。积分三角调变器用以依据调变数据产生第二控制信号，以调变锁相回路电路的除频器的除频值。
[0006]依据另一实施例，提出一种调变电路的操作方法。该操作方法包括以下步骤:通过锁相回路电路，回应参考信号、第一控制信号以及第二控制信号产生输出振荡信号；通过耦接锁相回路电路的缩放电路，回应调变数据产生第一控制信号，以控制输出振荡信号的频率偏移，其中第一控制信号是一数字形式的信号；通过耦接锁相回路电路的积分三角调变器，依据调变数据产生第二控制信号，以调变锁相回路电路的除频器的除频值。
[0007]为了对本发明的上述及其它方面有更佳的了解，下文特举较佳实施例，并配合所附图式，作详细说明如下:
【【附图说明】】
[0008]图1绘示依据本揭露一实施例的调变电路。
[0009]图2绘示依据本揭露一实施例的振荡模块。
[0010]图3绘示依据本揭露一实施例的具有增益校正能力的调变电路。
[0011]图4绘示依据本揭露一实施例的用以校正调变电路的增益不匹配的操作方法的流程图。
[0012]图5绘示在增益校正期间，锁相回路电路在不同阶段的示例性时序图。
[0013]图6绘示依据本揭露另一实施例的调变电路。
[0014]图7绘示依据本揭露一实施例的用以校正调变电路的增益不匹配的操作方法的流程图。
【【具体实施方式】】
[0015]图1绘示依据本揭露一实施例的调变电路10。调变电路10可用在基于两点调变架构的发送器(transmitter)，以提供不同调变形式的频率调变。如图1所示，调变电路10经由第一输入INl与第二输入IN2接收调变数据MD，并产生输出振荡信号S_out。来自第一输入INl的调变数据MD被转换成第一控制信号S_cl，来自第二输入IN2的调变数据MD被转换成第二控制信号S_c2。
[0016]调变电路10包括锁相回路(phase-locked loop, PLL)电路100、积分三角调变器(delta sigma modulator, SDM) 112 以及缩放电路(scalar circuit) 114。PLL 电路 100 回应参考信号S_ref、第一控制信号S_cl以及第二控制信号S_c2产生输出振荡信号S_out。缩放电路114耦接PLL电路100，可回应调变数据MD产生第一控制信号S_cl，以控制输出振荡信号S_out的频率偏移。SDM 112依据调变数据MD产生第二控制信号S_c2，以调变PLL电路100中除频器110的除频值。
[0017]PLL电路100包括振荡模块102、相位频率侦测器104、电荷栗106、回路滤波器108以及除频器110。振荡模块102可回应来自回路滤波器108的滤波后信号S_f以及来自缩放电路114的第一控制信号S_cl产生输出振荡信号S_out。振荡模块102包括数字控制振荡器(digital controlled oscillator, DC0) 1020 以及压控振荡器(voltage controlledoscillator, VC0) 1022。第一控制信号S_cl可控制DCO 1020的电容值以调整输出振荡信号S_out的频率。VCO 1022可回应滤波后信号S_f进行相位锁定(phase-locking)。
[0018]在实施例中，第一控制信号S_cl是一数字形式的信号，用以指示振荡模块102的估测调整增益(estimated tuning gain, Kd)。估测调整增益表示DCO 1020中频率调整单元变化所造成的估测频率偏移量。举例来说，若调变数据MD对应目标频率Ft，缩放电路114所产生的第一控制信号S_cl可由round[Ft/Kd]来表示，即指DCO 1020为达到输出振荡信号S_out期望的频率偏移而需要致能/失能(activated/deactivated)的频率调整单元数目。由于DCO 1020可由数字形式的第一控制信号S_cl来调整，故不需额外的数字模拟转换器将调变数据MD转换成模拟形式的信号，因此可实现简单、低成本、低功耗的调变电路。
[0019]相位频率侦测器104接收参考信号S_ref以及来自除频器110的除频后信号S_d，并侦测参考信号S_ref与除频后信号S_d间的相位差。除频器110接收输出振荡信号S_out，并回应于输出振荡信号S_out与第二控制信号S_c2产生除频后信号S_d。在一实施例中，相位频率侦测器104比较参考信号S_ref与除频后信号S_d，并回应参考信号S_ref与除频后信号S_d间的相位差来致能电荷栗106。当相位差趋近于零，PLL电路100进入相位锁定状态。
[0020]电荷栗106耦接相位频率侦测器104的输出，并产生与参考信号S_ref和除频后信号S_d之间的相位差成比例的电荷量。
[0021]回路滤波器108耦接电荷栗106，可回应于测得的相位差输出滤波后信号S_f。在一实施例中，回路滤波器108对取自电荷栗106的信号行进行滤波以产生滤波后信号S_f。振荡模块102可回应接收到的滤波后信号S_f控制VCO 1022的振荡。
[0022]除频器110耦接振荡模块102与相位频率侦测器104，用以利用除频值(例如N)对输出振荡信号S_out的频率进行除频，以产生除频后信号S_d。通过动态地改变除频值，除频的平均将变成一分数，使得输出振荡信号S_out的等效频率变为Fo = Fr*N.F，其中Fr表示参考信号S_ref的频率，F表示除频值的分数部份。因此，可藉由调变除频值来调整输出振荡信号S_out的频率。
[0023]图2绘示振荡模块102的一示例性电路图。振荡模块102包括LC(电感、电容)共振槽(resonant tank) 210，其包括用于DCO 1020的数字控制电容组(bank)2102以及用于VCO 1022的电压调整电容组2104。数字控制电容组2102包括多个频率调整单元(frequency tuning cell) TC，各频率调整单元TC包括一或多个电容Cl以及一或多个开关SW。回应于第一控制信号S_cl，各开关SW被选择性地开启/关闭，使得数字控制电容组2102的电容值被改变。在此情况下，振荡模块102的估测调整增益是指开启/关闭DCO1020中一个频率调整单元TC所造成的估测频率偏移量。
[0024]电压调整电容组2104包括一或多个变容器(varactor)C2，其电容值是由滤波后信号S_f控制。振荡模块102的LC共振槽210的总共振电容值可分成两部份:由第一控制信号S_cl决定的第一部份，以及由滤波后信号S_f决定的第二部份。其中调变数据MD主导了前者的变化，输出振荡信号3_0此与参考信号S_ref之间的相位差主导了后者的变化。需注意，图2所示的振荡器架构仅是本揭露的一种实施方式，并非用以限制本揭露。振荡器可以不同的方式来实现，只要该振荡器包括可回应调变数据而改变电容值的电容组。
[0025]上述的估测调整增益可能会因操作频率、温度及/或制程差异而改变。此外，当估测调整增益大于或小于PLL电路的第二输入路径上的增益(例如，SDM的增益)，频率响应可能会严重地破坏输出振荡信号。故在部份情况中，需通过增益校正来补偿差异。
[0026]图3绘示依据本揭露一实施例的具有增益校正能力的调变电路30。调变电路30更包括相位量化器302以及校正电路304。
[0027]相位量化器302用以量化参考信号S_ref与除频后信号S_d之间的相位差信息，以产生数字形式的量化后相位差信息。相位量化器302可例如以时间数字转换器(time-to-digital converter, TDC)