一种多层高速pcb的新型叠层结构及信号过孔优化方法

文档序号:9815259阅读:404来源:国知局
一种多层高速pcb的新型叠层结构及信号过孔优化方法
【技术领域】
[0001] 本发明设及信号过孔阻抗一致性控制领域,更具体地,设及一种多层高速PCB的新 型叠层结构及信号过孔优化方法。
【背景技术】
[0002] 随着半导体工艺向着高速度、高密度发展,高速PCB互连系统的速度和带宽越来越 大,由此带来的信号完整性问题越来越严重。高速PCB的信号完整性问题直接制约着产品的 性能,也是实际产品设计过程中的关键性的问题,现在绝大部分通信设备都是所谓的高密 互连化DI)系统,PCB板上集成的功能越来越多,布局布线密度都相当大,面临的信号完整性 问题更加严峻,数IOG+的高速serdes的应用,更加对高速PCB的信号完整性提出了严格的要 求。
[0003] 单一网络的反射问题是信号完整性(SI)问题的主要问题,信号沿传输线传播时, 其路径上每一步都有相应的瞬态阻抗。如果互连线的阻抗是可控的,那么瞬态阻抗就等于 线的特性阻抗。无论什么原因使瞬态阻抗发生了改变,部分信号将沿着与原传播方向相反 的方向反射,而另一部分将继续传播,但幅度有所改变。将瞬态阻抗发生改变的地方称为阻 抗突变,阻抗突变是信号发生发射的根本原因。
[0004] 过孔是PCB中比较典型的一种阻抗不连续结构,但是在设计过程中,信号换层又不 可避免地要使用过孔。本发明提出一种针对多层高速PCB的叠层方式和信号过孔的优化方 法,通过把过孔的阻抗不连续性降到最低,使得由于过孔的阻抗不连续对信号链路造成的 影响降到最低。

【发明内容】

[0005] 本发明提供的叠层结构用于解决由于信号过孔的阻抗不连续性对高速PCB的链路 带来的信号完整性问题,从而提升PCB的SI性能,更好地服务产品设计。
[0006] 为实现W上发明目的,采用的技术方案是:
[0007] -种多层高速PCB的新型叠层结构,包括从上到下依次设置的多层地平面、设置在 相邻两层地平面之间的电源平面和分别设置在PCB顶层和底层的两层信号平面,所述电源 平面与相邻两层地平面之间填充有厚度不超过0.1mm的介质;所述设置在PCB顶层、底层的 两层信号平面包括焊盘和微带线,信号过孔开设在焊盘上,所述PCB顶层、底层的微带线通 过信号过孔连接,所述信号过孔的四周均匀设置有N个接地短路孔。
[0008] 上述方案中,所有的电源平面只是用来供电,每个电源平面被两个地平面夹在中 间,所有信号层都由地平面隔开,运使得每个信号平面都有良好的参考平面,提升电源分配 网络(PDN)的电源完整性(PI)性能,而在信号过孔四周均匀设置N个接地短路孔,则可W给 信号过孔提供低阻抗的回路路径,减少平面间电流路径的寄生参数。
[0009] 优选地,所述N=4。
[0010] 优选地,所述地平面或电源平面上设置有反焊盘。
[0011] 优选地,所述电源平面与上方地平面、下方地平面之间填充的介质的厚度分别为 0.05mm、0.1 mniD
[0012] 优选地,所述信号过孔的半径为0.15mm,反焊盘半径为0.4mm,焊盘半径为0.25mm, 接地短路孔至信号过孔的距离为1mm。
[0013] 同时,本发明还提供了一种基于W上叠层结构的信号过孔优化方法,其具体方案 如下:
[0014] 包括W下步骤:
[0015] SI.按照新型叠层结构的物理尺寸,建立=维寄生参数提取模型;
[0016] S2.通过=维寄生参数提取模型提取信号过孔的寄生电感L和寄生电容C,根据寄 生电感L和寄生电容C计算信号过孔的特性阻抗;
[0017] S3.判断信号过孔的特性阻抗是否为50 Q,若是,跳到步骤S4,否则调整反焊盘半 径参数、焊盘半径参数、信号过孔半径参数、接地短路孔与信号过孔的距离参数,并重新执 行步骤S2;
[0018] S4.输出信号过孔半径参数、反焊盘半径参数、焊盘半径参数、接地短路孔与信号 过孔间的距离参数;
[0019] S5.根据步骤S4输出的参数在全波仿真软件中进行仿真,计算S参数,分析频域结 果,W确保信号过孔的传输性能得到优化。
[0020] 与现有技术相比,本发明的有益效果是:
[0021] 相对于在信号过孔四周添加去禪电容器的方案,本发明提出的叠层结构具有明显 的优势。由于去禪电容器的串联电感引入的阻抗在高频变得很大,此时采用加大去禪电容 器的电容量已经不能有效地为高速电流提供返回路径。控制返回电流较有效的方法就是在 信号过孔附近添加接地短路孔,接地短路孔可W为信号过孔提供理想的低阻抗返回路径, 减少平面间电流路径的寄生参数。
【附图说明】
[0022] 图1为全波仿真软件实验中的叠层结构的侧视图。
[0023] 图2为全波仿真软件实验中的叠层结构的俯视图。
[0024] 图3为信号过孔优化方法的流程图。
[0025] 图4为=维寄生参数提取模型生成的叠层结构的俯视图。
[0026] 图5为信号过孔没有经过优化的PCB叠层结构的侧视图。
[0027] 图6为信号过孔经过优化后的信号过孔插损曲线。
[0028] 图7为信号过孔没有经过优化的信号过孔插损曲线。
【具体实施方式】
[0029] 附图仅用于示例性说明,不能理解为对本专利的限制;
[0030] W下结合附图和实施例对本发明做进一步的阐述。
[0031] 实施例1
[0032] 本发明提供了一种新型的多层高速PCB叠层设计并在该叠层的基础上提出一种适 用性广泛的多层高速PCB信号过孔的优化方法。
[0033] 本发明提供的高速多层PCB叠层方案的主要特点就是所有电源平面只是用来供 电,每个电源平面被两个地平面由很薄的介质夹在中间,所有信号层都由地平面隔开,使得 每个信号层都有良好的参考平面,在信号过孔四周均匀放置四个短路孔(地孔),给信号过 孔提供低阻抗的回路路径。
[0034] 在此叠层的基础上,通过优化焊盘半径,过孔半径,反焊盘半径,短路孔到信号过 孔的距离等参数,反复迭代优化,提出了一种信号过孔的性能优化方案。
[0035] 该优化方案主要包括:根据实际应用场景,按照相应的单板过孔的物理尺寸,建立 寄生参数模型,并将短路孔的位置放好,通过=维寄生参数提取软件提取过孔的寄生电感L 和寄生电容(:,按照过孔的特性阻抗计算公式之。=,判断过孔阻抗是否为50 Q,如果 不为50 Q继续优化过孔参数使得过孔阻抗为50 Q,减少由于过孔引入的链路阻抗不连续 性。减少短路孔与信号过孔的间距,增加信号过孔、焊盘和短路孔的半径、减少反
当前第1页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1