主时钟高精度振荡器的制造方法
【专利说明】主时钟高精度振荡器
[0001 ] 相关申请案的交叉参考
[0002]本申请案主张2013年11月27日申请的第61/909,632号美国临时专利申请案的优先权，所述专利申请案的全文如本文中所完全陈述般以引用方式并入本文中。
技术领域
[0003]本发明涉及一种时钟振荡器，特定地说涉及一种主时钟高精度振荡器。
【背景技术】
[0004]具有集成振荡器电路且不需要外部组件的集成电路难以以高精度设计。例如，具有内部振荡器的一些电路可在校准之后于过温下实现±1%的精度。然而，当需要更高精度时，需要外部晶体(crystal)或时钟恢复来实现相应精度。
[0005]例如，控制器局域网总线是最初为车辆设计并允许装置在无主计算机的情况下通信的总线标准。所述标准的增强版被称为具有灵活数据速率的CAN(CANFD)。然而，CANH)标准需要高精度。特定地说，所需精度可为0.4%等级。以此高精度实施此或其它标准/应用的集成装置可能需要外部组件或需要先进电路来实现所需精度。因此，需要一种用于数字系统的改进式时钟振荡器。
【发明内容】
[0006]根据各个实施例，提供一种高精度振荡器，例如40MHz振荡器，在供应电压及_40°C至IJ160°C下频率偏差小于0.2%。为此，在数字控制振荡器中，不准确但漂移非常低的时基被用作时间参考。根据各个实施例，不准确时基被用作用于监测非常准确的时钟产生器的伺服环路的参考时基。根据实施例的时钟振荡器包含:高速振荡器，其产生高速时钟信号且包括数字修整功能;计数器，其在时钟输入处接收所述高速时钟信号；时基，其具有低漂移且控制所述计数器，其中所述计数器产生参考值与计数器值之间的差;及数字积分器，其接收所述差值且对所述高速振荡器提供修整数据。
[0007]在一些实施例中，通过OTP码永久地存储参考值。在一些实施例中，所述时基是RC时基。在一些实施例中，由所述计数器将所述时基复位。在一些实施例中，所述计数器经配置以在启用输入处接收时基输出。在一些实施例中，所述参考值是时基的持续时间的估计。在一些实施例中，所述修整数据指示所述差值及先前周期修整数据。在一些实施例中，所述计数器为可逆计数器。
[0008]根据实施例的集成电路包含:时基电路，其产生时间参考;计数器，其接收所述时间参考且经配置以基于沿时间参考持续时间发生的HF时钟脉冲的计数数目与校准数目之间的差而产生误差信号;数字积分器，其经配置以基于所述误差信号而产生修整功能;及高速振荡器，其可使用所述修整功能控制且经配置以将HF时钟脉冲提供到所述计数器。
[0009]在一些实施例中，所述误差信号是基于沿所述时间参考持续时间发生的HF时钟脉冲的数目与可编程校准码的数目之间的差。在一些实施例中，所述可编程校准码被存储到单次可编程存储器(单次可编程校准码)中。在一些实施例中，所述可编程校准码被存储到非易失性可重写存储器中。在一些实施例中，所述时基电路包括低漂移RC电路。在一些实施例中，可通过钟表晶体提供所述时基电路。在一些实施例中，所述可编程校准码代表由所述低漂移RC电路所提供的时基(时间参考)的持续时间。在一些实施例中，所述可编程校准码代表32.768KHz钟表晶体的一个周期的持续时间。在一些实施例中，所述可编程校准码代表低成本晶体的m个周期(对于4MHz晶体来说通常是128个周期)的持续时间。在一些实施例中，所述时间参考是基于所述低漂移RC电路的输出的单个循环。在一些实施例中，所述时间参考是基于所述低漂移RC电路的输出的多个循环。在一些实施例中，所述时间参考是基于32.768KHz钟表晶体的单个周期。在一些实施例中，所述时间参考是基于32.768KHz钟表晶体的多个周期。在一些实施例中，所述时间参考经配置以启用所述计数器。在一些实施例中，误差码大小可受限以节省面积。在一些实施例中，所述误差码的最高有效位(MSB)可在积分器输入处移位以减小调谐时间。在一些实施例中，可根据位权重施加不同移位。在一些实施例中，所述HF振荡器可以多倍的最终HF输出频率操作。
[0010]根据实施例的方法包含:基于时基而产生时间参考;HF振荡器提供HF时钟;在所述时间参考的持续时间期间对HF时钟脉冲计数;基于所述时间参考的持续时间的HF时钟脉冲计数及校准信号而产生误差信号;基于所述误差信号而产生修整码;及使用所述修整信号控制尚速振荡器。
[0011]在一些实施例中，所述校准信号是代表所述时间参考的估计误差的单次可编程信号。在一些实施例中，使用低漂移RC电路产生所述时间参考。在一些实施例中，使用单个比较器产生所述时间参考，所述单个比较器接收单个循环的所述低漂移RC电路输出作为输入。在一些实施例中，将所述时间参考输入到用于对所述时间参考的持续时间计数的计数器的启用输入。
[0012]当结合下文描述及附图考虑时，将更好地明白及理解本发明的此类方面及其它方面。然而，应了解，下文描述虽然指示本发明的各个实施例及其众多特定细节，但其是以说明而非限制方式给出。在不脱离本发明的精神的情况下，可作出在本发明的范围内的许多替换、修改、添加及/或重新布置，且本发明包含所有此类替换、修改、添加及/或重新布置。
【附图说明】
[0013]随附于本说明书且形成其部分的图式经包含以描绘本发明的特定方面。应注意，图式中说明的特征不一定按比例绘制。通过参考结合附图进行的下文描述，可获得对本发明及其优点的更全面理解，在所述附图中相同参考数字指示相同特征且其中:
[0014]图1是说明根据实施例的系统的图。
[0015]图2A及图2B说明实施例的示范性操作。
[0016]图3A及图3B更详细说明实施例的示范性操作。
[0017]图4A到图4C说明根据实施例的位移位。
[0018]图5说明根据实施例的晶体钟表时钟的使用。
【具体实施方式】
[0019]参考附图中说明及下文描述中详述的示范性的且因此非限制性的实施例更全面说明本发明及其各种特征及有利细节。然而，应了解，虽然详细描述及特定实例指示优选实施例，但其是以说明而非限制方式给出。可省略已知编程技术、计算机软件、硬件、操作平台及协议的描述以免不必要地使本发明的细节难以理解。所属领域技术人员将从本发明明白本发明的基本概念的精神及/或范围内的各种替换、修改、添加及/或重新布置。
[0020]现参考图式且特别关注图1，展示根据各个实施例的芯片上振荡器的框图。所述芯片上振荡器可具体实施为40MHz内部振荡器且可用于在例如CAN或CANFD的应用中实现5Mbps通信。CANro标准要求其内部振荡器在-40 °C〈温度〈150 °C的操作温度范围及其指定供应电压范围内的精度是±0.4%。然而，应注意，虽然所需精度的此实例可应用于CANTO标准，但是其它参数可应用于其它应用。因此，CANFD需求仅仅经揭示以解释典型应用。
[0021]在所说明的实施例中，芯片上振荡器100可包括低漂移时基106、计数器/同步单元102、数字积分器108及高速数字振荡器110。计数器102可包含同步单元104或可与同步单元104通信且高速数字振荡器110可包含数/模转换器(DAC) 112或与数/模转换器(DAC) 112通
?目O
[0022]在所说明的实例中，可具体实施为高频数字控制振荡器(DCO)的高速数字振荡器110产生馈送到计数器/同步单元102的时钟输入的输出信号Fosc。计数器/同步单元102实施由低漂移时基106的输出Tref启用的数字递减器/计数器。如下文将更详细解释，低漂移时基106可实施为具有非常低的漂移的内部低频RC时基。在一些实施例中，本文中将“非常低的漂移”定义为在-40 °C到150°C的全操作温度范围及操作电压供应范围内RC时基的+/-0.2%的最大漂移(变动)O+/-0.2%的此最大允许漂移考虑中心频率的+/-0.2%的校准准确度，从而保证0.4% (0.2%校准+0.2%漂移)的最大总误差。+/-0.2%的此最大允许漂移弓I发RC时基的20ppm/°C的最大漂移(ppm是百万分率)。可将PIP(多晶硅-绝缘体-多晶硅)、MIP(金属-绝缘体-多晶硅)或M頂(金属-绝缘体-金属)电容器及如TFR(薄膜电阻器)的高精度电阻器用于建置RC时间常数而实现适当低的漂移。
[0023]同步单元104提供Tref