时钟产生装置与其小数分频器的制造方法
【技术领域】
[0001]本发明涉及一种频率产生电路，且特别涉及一种时钟产生装置与其小数分频器。
【背景技术】
[0002]时钟产生装置可以提供符合额定频率的时钟信号。时钟产生装置内部配置了分频器，以便改变时钟产生装置的输出时钟信号的频率。为了精确调整时钟产生装置的输出时钟信号的频率，时钟产生装置内的分频器需要具备小数分频功能。在已知小数分频功能的设计上，分频器的三角积分调制器(delta-sigma modulator)会造成无法忽视的量化误差(quantizat1n error)。此量化误差会直接贡献在输出时钟信号的相位抖动(phasejitter)ο
【发明内容】
[0003]本发明提供一种时钟产生装置与其小数分频器，可以降低量化误差。
[0004]本发明实施例揭示一种小数分频器。小数分频器包括一分频器(frequencydivider, FD)、多个采样器、一选择器以及一控制电路。分频器的输入端耦接至多相位频率产生电路(mult1-phase-frequency generating circuit)的输出端以接收输出时钟信号。所述多个采样器的输入端共同耦接至分频器的输出端，以接收经分频时钟信号。所述多个采样器的触发端耦接至多相位频率产生电路以分别接收多个采样时钟信号，其中这些采样时钟信号的相位互不相同。选择器的多个输入端分别耦接至所述多个采样器的输出端。选择器的输出端親接至多相位频率产生电路的反馈端。控制电路提供小数码(Fract1ncode)至选择器的控制端，以控制选择器选择性地将所述多个采样器其中一个的输出端耦接至该多相位频率产生电路的反馈端。
[0005]本发明实施例揭示一种时钟产生装置，包括多相位频率产生电路以及小数分频器。多相位频率产生电路依据参考信号与反馈信号而对应产生输出时钟信号与多个采样时钟信号，其中这些采样时钟信号的相位互不相同。小数分频器包括一分频器、多个采样器、一选择器以及一控制电路。分频器的输入端耦接至多相位频率产生电路的输出端以接收输出时钟信号。所述多个采样器的输入端共同耦接至分频器的输出端以接收经分频时钟信号。所述多个采样器的触发端耦接至多相位频率产生电路以分别接收所述多个采样时钟信号。选择器的多个输入端分别耦接至所述多个采样器的输出端。选择器的输出端耦接至多相位频率产生电路的反馈端以供应该反馈信号。控制电路提供小数码至选择器的控制端，以控制选择器选择性地将所述多个采样器其中一个的输出端耦接至多相位频率产生电路的反馈端。
[0006]基于上述，本发明实施例所述时钟产生装置与其小数分频器可以利用分频器所输出的低频率时钟信号进行小数分频功能。因此，小数分频器可以降低量化误差，且降低功耗。
[0007]为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
【附图说明】
[0008]图1是依照本发明实施例说明一种时钟产生装置的电路方块示意图。
[0009]图2与图3是依照本发明实施例说明图1所示信号的时序示意图。
[0010]图4是依照本发明实施例说明图1所示信号的波形示意图。
[0011]图5是依照本发明一实施例说明图1所示多相位频率产生电路的电路方块示意图。
[0012]图6是依照本发明一实施例说明图1与图5所示控制电路，以及图5所示控制电压产生电路的电路方块示意图。
[0013]图7是依照本发明另一实施例说明图1与图5所示控制电路的电路方块示意图。
[0014]图8是依照本发明一实施例说明图7所示有限脉冲响应滤波器的电路方块示意图。
[0015]图9是依照本发明又一实施例说明图1与图5所示控制电路的电路方块示意图。
[0016]图10是依照本发明再一实施例说明图1与图5所示控制电路的电路方块示意图。
[0017]图11是依照本发明另一实施例说明图1所示多相位频率产生电路的电路方块示意图。
[0018]图12是依照本发明又一实施例说明图1所示时钟产生装置的电路方块示意图。
[0019]【符号说明】
[0020]10:时钟产生装置
[0021]100:小数分频器
[0022]110:分频器
[0023]111:经分频时钟信号
[0024]120:采样器
[0025]121:采样结果
[0026]121(1):第一米样结果
[0027]121(2):第二采样结果
[0028]121(3):第三采样结果
[0029]121(4):第四采样结果
[0030]130:选择器
[0031]140:控制电路
[0032]141:三角积分调制器
[0033]142:加法器
[0034]143:有限脉冲响应滤波器
[0035]144:除法器
[0036]500:多相位频率产生电路
[0037]510:控制电压产生电路
[0038]511:相位频率检测器
[0039]512:电荷栗
[0040]513:回路滤波器
[0041]520:压控振荡器
[0042]530:控制码产生电路
[0043]531:数字相位检测器
[0044]532:数字回路滤波器
[0045]540:数字控制振荡器
[0046]ADD:加法器
[0047]Ce:控制码
[0048]Cf:小数码
[0049]C1:整数码
[0050]DL_1、DL_2、DL_N:延迟单元
[0051]Fref:参考信号
[0052]Ffb:反馈信号
[0053]Fout:输出时钟信号
[0054]Fs:采样时钟信号
[0055]Fsl:第一米样时钟信号
[0056]Fs2:第二采样时钟信号
[0057]Fs3:第三采样时钟信号
[0058]Fs4:第四采样时钟信号
[0059]K:正整数参数
[0060]M:整数参数
[0061]Vc:控制电压
【具体实施方式】
[0062]在本申请说明书全文(包括权利要求书)中所使用的「耦接」一词可指任何直接或间接的连接手段。举例而言，若文中描述第一装置耦接于第二装置，则应该被解释成该第一装置可以直接连接于该第二装置，或者该第一装置可以通过其他装置或某种连接手段而间接地连接至该第二装置。另外，凡可能之处，在附图及实施方式中使用相同标号的元件/构件/步骤代表相同或类似部分。不同实施例中使用相同标号或使用相同用语的元件/构件/步骤可以相互参照相关说明。
[0063]图1是依照本发明实施例说明一种时钟产生装置10的电路方块示意图。时钟产生装置10包括小数分频器100以及多相位频率产生电路500。多相位频率产生电路500依据参考信号Fref与反馈信号Ffb而对应产生输出时钟信号Fout与多个采样时钟信号Fs，其中这些采样时钟信号Fs的频率相同但相位互不相同。采样时钟信号Fs的个数可以依照设计需求来决定。
[0064]小数分频器100包括一分频器110、多个采样器120、一选择器130以及一控制电路140。分频器110的输入端耦接至多相位频率产生电路500的输出端，以接收输出时钟信号 Fout0
[0065]所述多个采样器120的输入端共同耦接至分频器110的输出端，以接收经分频时钟信号111。所述多个采样器120的触发端耦接至多相位频率产生电路500，以分别接收所述多个采样时钟信号Fs。所述多个采样器120的输出端分别耦接至选择器130的多个输入端，以提供采样结果121。举例来说，所述多个采样器120中的第一采样器的输入端耦接至分频器110的输出端以接收经分频时钟信号111 ;所述第一采样器的触发端耦接至多相位频率产生电路500以接收所述多个采样时钟信号Fs中的第一采样时钟信号；以及所述第一采样器的输出端耦接至选择器130的多个输入端中的第一输入端，以提供采样结果121中的第一采样结果。所述多个采样器120中的第二采样器的输入端接收经分频时钟信号111 ;所述第二采样器的触发端接收所述多个采样时钟信号Fs中的第二采样时钟信号；以及所述第二采样器的输出端耦接至选择器130的多个输入端中的第二输入端，以提供采样结果121中的第二采样结果。所述多个采样器120中的其他采样器可以参照前述第一、第二采样器的相关说明而类推，故不再赘述。
[0066]依照具有不同相位的所述多个采样时钟信号Fs的触发，所述多个采样器120可以各自在不同时间点采样所述经分频时钟信号111，然后各自将采样结果121输出至选择器130的对应输入端。本实施例所述采样器120可以任何方式来实施。例如，在一些实施例中(但不限制于此)，采样器120可以是触发器(flip-flop)。在另一些实施例中，采样器120可以是锁存器(latch)。
[0067]图2与图3是依照本发明实施例说明图1所示信号的时序示意图。请参照图1、图2与图3，分频器110将多相位频率产生电路500所输出的高频率时钟信号Fout进行分频，以输出低频率的经分频时钟信号111。依照所述多个采样时钟信号Fs中的第一采样时钟信号Fsl的触发时序(例如上升沿)，所述多个采样器120中的第一采样器采样经分频时钟信号111，以及提供采样结果121中的第一采样结果121 (I)给选择器130的第一输入端。依照所述多个采样时钟信号Fs中的第二采